集成电路课程设计——锁相环CD4046设计频率合成器
《集成电路课程设计——锁相环CD4046设计频率合成器》由会员分享,可在线阅读,更多相关《集成电路课程设计——锁相环CD4046设计频率合成器(6页珍藏版)》请在毕设资料网上搜索。
1、 集集 成成 电电 路路 实实 验验 报报 告告 2011 年年 1 月月 2 锁相环锁相环 CD4046 设计频率合成器设计频率合成器 实验目的:设计一个基于实验目的:设计一个基于锁相环锁相环 CD4046 设计频率合成器设计频率合成器 范围是范围是 10k100K,步进为,步进为 1K 设计和制作步骤: 确定电路形式,画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下,锁相环路对稳定度的参考振动器锁定,环内串接可编程的 分频器,通过改变分频器的分配比 N,从而就得到 N 倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1, 经
2、固定分频后(M 分频)得到 基准频率 f1,输入锁相环的相 位比较器(PC) 。锁相环的 VCO 输出信号经可编程分频器(N 分频) 后输入到 PC 的另一端,这两个信号进行相位比较,当锁相环路锁定后得到: f1/M=f1=f2/N 故 f2=Nf1 (f1 为基准频率) 当N变化时,就可以得到一系列的输出频率 f2。 设计方法 (一) 、振荡源的设计(一) 、振荡源的设计 用 CMOS 与非门和 1M 晶体组成 1MHz 振荡器,如图 14。图中 Rf 使 F1 工作于线性放大区。晶体的等效 电感,C1、C2 构成谐振回路。C1、 C2 可利用器件的分布电容不另接。 F1、F2、F3 使用
3、CD4049。 (二) 、二) 、N 分频的设计分频的设计 N 分频采用 CD40103 进行分频。CD40103 是 BCD 码 8 位分频器。采用 8 位拨码开 关控制分频大小。输入的二进制大小即为分频器 N 分频。图中 RP1 为 1K 排阻 3 (三) 、(三) 、1 1KHZKHZ 标准信号源设计(即标准信号源设计(即 M M 分频的设计)分频的设计) 根据 4518 的输出波形图,可以看出 4518 包含二分频、四分频、十分频, 用二片 CD4518(共 4 个计数器)组成一个 1000 分频器,也就是三个十分频器, 这样信号变为 2Khz.再经过双 D 触发器, 这样就可把 2M
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 课程设计 锁相环 CD4046 设计 频率 合成器
