1、 集集 成成 电电 路路 实实 验验 报报 告告 2011 年年 1 月月 2 锁相环锁相环 CD4046 设计频率合成器设计频率合成器 实验目的：设计一个基于实验目的：设计一个基于锁相环锁相环 CD4046 设计频率合成器设计频率合成器 范围是范围是 10k100K，步进为，步进为 1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的 分频器，通过改变分频器的分配比 N，从而就得到 N 倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经
2、固定分频后（M 分频）得到 基准频率 f1，输入锁相环的相 位比较器（PC） 。锁相环的 VCO 输出信号经可编程分频器（N 分频） 后输入到 PC 的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f1=f2/N 故 f2=Nf1 (f1 为基准频率) 当N变化时，就可以得到一系列的输出频率 f2。 设计方法 （一） 、振荡源的设计（一） 、振荡源的设计 用 CMOS 与非门和 1M 晶体组成 1MHz 振荡器，如图 14。图中 Rf 使 F1 工作于线性放大区。晶体的等效 电感，C1、C2 构成谐振回路。C1、 C2 可利用器件的分布电容不另接。 F1、F2、F3 使用
3、CD4049。 （二） 、二） 、N 分频的设计分频的设计 N 分频采用 CD40103 进行分频。CD40103 是 BCD 码 8 位分频器。采用 8 位拨码开 关控制分频大小。输入的二进制大小即为分频器 N 分频。图中 RP1 为 1K 排阻 3 （三） 、（三） 、1 1KHZKHZ 标准信号源设计（即标准信号源设计（即 M M 分频的设计）分频的设计） 根据 4518 的输出波形图，可以看出 4518 包含二分频、四分频、十分频， 用二片 CD4518（共 4 个计数器）组成一个 1000 分频器，也就是三个十分频器， 这样信号变为 2Khz.再经过双 D 触发器， 这样就可把 2M
4、Hz 的晶振信号变成 500hz 的标准信号。如下图所示： （四）（四） 40464046 锁相环的设计锁相环的设计 锁相环 4046 为主芯片。电路图如下：500Hz 信号从 14 脚输入。3 脚 4 脚接 N 分频电路，即 40103 分频电路。13 脚接低通滤波器。 锁相环参数设计 本设计中，M 固定，N 可变。基准频率 f1 定为 1KHz，改变 N 值，使 N=1999，则可产生 f2=1KHz999KHz的频率范围。 锁相环锁存范围： fmax=100KHz fmin=1KHz 4 使用相位比较器 PC2 由下图大概确定由 VDD=5V 选定，R1=10K， R2=无穷大,即不接，
5、得约 C1=600p 左右。 由 T1=R3*C2 右边公式 C2300pF，R3=10K 由上述分析可得总设计电路图由上述分析可得总设计电路图： 电路板制作电路板制作 根据设计出来的原理图，用alter designer 进行Pcb的设计，得出Pcb如下图。画完 检查下板看是否有错，如果没有错就直接进行PCb的制作，将板制作完成后，将 电路上的元件焊接下去，检查是否有虚焊、漏焊。焊完成品如下图当一切完成后 最后进行板的调试。 5 调试步骤： 本实验电路采用分模块设计，所以调试时采用分模块调试，每个模块调试成 功后，将整个电路进行连接，最终得到实验总电路，最后进行测试输出结果。 首先测试的是晶
6、振模块，接入+5V 电源，测试晶振模块输出，用示波器进行 检测，当示波器显示输出 2Mhz 方波时，表示输出正常。接下来测试 1000 分频器 4518，4518 由两个 10 进制分频器组成，两片构成 1000 分频。当 4518 输出 2KHz 时，表示该模块正常。接下来测试双 D 触发器模块，由于 D 触发器，两个 D 触发 器构成 4 分频，当输出结果为 500Hz 时，表示正常。再测试 40103 分频器模块， 40103 为 8 为二进制分频器，将上面 4518 的 2K 信号输入进行测试，当输出的频 率与拨码开关值加一再乘以两倍时，表示一切正常。最后将几个模块联合起来， 进行测试 4046 锁相环的测试，调节 4046 振荡器频率上的电位器，使输出波形稳 定，即上锁。调节低通滤波器电位器，使输出波形的频率的截至频率在 100K 左 右时，调试完成。 测试结果：测试结果： 拨动拨码盘，测输出频率 拨码盘 输出频率 f （Hz） 00000001 000
