数字电路课程设计--智能竞赛抢答器

《数字电路课程设计--智能竞赛抢答器》由会员分享，可在线阅读，更多相关《数字电路课程设计--智能竞赛抢答器（14页珍藏版）》请在毕设资料网上搜索。

1、 1 电信系电信系 数字电路课程设计数字电路课程设计 课题名称：课题名称： 智能竞赛抢答器 姓姓 名：名： 学学 号：号： 专业班级：专业班级： 09 电子信息科学与技术 指导老师：指导老师： 设计时间：设计时间： 2012 学年第 2 学期 2 目 录 1 1 设计设计任务与要求任务与要求 . 3 2 2 预习预习要求要求 3 3 3 设计原设计原理与参考电路理与参考电路 . 3 3.1数字抢答器总体方框图. . 3 3.2单元电路设计3 4 4 主要元器件功能介绍主要元器件功能介绍 . 6 4.1 锁存器（74LS373） 6 4.2 优先编码器（74LS147） 6 4.3 显示译码器（

2、74LS48） 7 4.4 计数器 （74LS192） 8 5 5 设计步骤及各功能电路调试设计步骤及各功能电路调试 . 10 5.1 最终组合电路 10 5.2 调试锁存器电路 .11 5.3 调试编码与译码显示电路 .12 5.4 调试控制电路. 13 5.5 秒脉冲 13 6 6 心得体会心得体会 14 3 智力竟赛抢答器智力竟赛抢答器 1 1 设计任务与要求设计任务与要求 1. 抢答器同时供 8 名选手或 8 个代表队比赛，分别用 8 个按钮 S0 S7 表示。 2. 设置一个系统清除和抢答控制开关 S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编

3、号，并在 LED 数码管 上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号 一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如 30 秒）。当主持人 启动“开始“键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间 0.5 秒左右。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选 手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器 上显示 00。 2 2 预习要求预习要求 1复习编码器、十进制加/

4、减计数器的工作原理。 2设计可预置时间的定时电路。 3分析与设计时序控制电路。 4. 画出定时抢答器的整机逻辑电路图 3 3 设计原理与参考电路设计原理与参考电路 1数字抢答器总体方框图 如图 11、1 所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨 到“清除“状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人 将开关置?quot;开始“状态，宣布“开始“抢答器工作。定时器倒计时，扬声器给出声响 提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声 器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再 次抢答必须由主

5、持人再次操作“清除“和“开始“状态开关。 图 11、1 数字抢答器框图 2单元电路设计 (1) 抢答器电路 4 1-2-1 抢答器实验图 数字竞赛器的电路原理图如图 1-2-1，该竞赛器电路由复位电路、抢答触发控 制电路、 LED 数码显示电路、计时电路等组成。 复位电路由复位按钮 9 J 、限流电阻 16 R、两输入与非门 74LS00、八输入与非 门 74LS30 以及 D 锁存器 74LS373 的两个使能控制端锁存允许端 LE 端（高电平有 效）和三态允许控制端 OE 端（低电平有效）等组成。 抢答触发控制电路由抢答按钮 1 J - 8 J、 限流电阻 158 RR ,以及 74LS573 的八个 输入端等组成。 LED 数码显示电路由 10 线-4 线的编码器 74LS147、七段译码器 CD4511、七段 共阴数码管等组成。 (2) 可调计时器电路 5 图 1-2-2 可调计时器电路原理图 可调计时器的原理图如图 1-2-2，该电路主要由 555 提供计数脉冲，经过 74LS192 组成 的计数电路，由 74LS48 译码，再由数码管显示所构成。 6 4 4 主要元器件功能介绍主要元器件功能介绍： （1） 、锁存器） 、锁存器 74LSLS373 芯片资料：芯片资料： s 当三态允许控制端 OE 为低电平时， Q0Q7 为正常逻辑状态，