数字电路技术课程设计_之数字时钟

《数字电路技术课程设计_之数字时钟》由会员分享，可在线阅读，更多相关《数字电路技术课程设计_之数字时钟（12页珍藏版）》请在毕设资料网上搜索。

1、 1 数字数字电路电路课程课程 设计设计报告报告 题目：题目：数字时钟数字时钟 专业：专业： 电气工程及其自动化电气工程及其自动化 班级：班级： 0909 级级电气电气工程自动化工程自动化 6 6 班班 姓名：姓名： 同组队员同组队员： 学号学号: : 指导教师：指导教师： 日期：日期： 20201111 年年 0606 月月 2 目录目录 一、 设计目的 3 二、 设计要求和设计指标 3 三、 总体框图设计 4 四、 功能模块设计和原理说明 5 五、 本设计改进建议 9 六、 电路原件清单 9 七、 总结（感想和心得等） . 11 附件：. 12 题目：题目：数字时钟数字时钟 3 一、一、

2、设计设计目的目的 数字电子钟是一种用数字电路技术实现时、分、秒计时的 装置，与机械式时钟相比具有更高的准确性和直观性，且无机 械装置，具有更更长的使用寿命，因此得到了广泛的使用。数 字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑 电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字时钟 的原理，通过数字电子钟进一步的了解各种在制作中用到的中 小规模集成电路的作用及实用方法.且由于数字时钟包括组合 逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合 逻辑电路与时序电路的原理与使用方法. 二、二、 设计要求和设计指标设计要求和设计指标 设计的电路包括产生时基信号，时间以 2

3、4 小时为一个周期 的时、分、秒的计时电路，显示电路。 扩展功能：能实现校时、教分、教秒；整点报时。采用 5V 直流电源供电。 4 三、三、 总体框图设计总体框图设计 分分 60 进制计 数器；分 24 进制计 数器；时 60 进制计数 器；秒 多 谐 振 荡 器 555 1Hz 进位信号 进位信号 整点报时 校时信号 时时 秒秒 分、秒 5 四、四、 功能模块功能模块设计和原理设计和原理说明说明 1、 cp 信号（多谐振荡电路）由 555 构成、产生频率为 1Hz 的 cp 信号。 由，要使 f=1Hz。 经计算：R1=10K,R2=715K,C=1uf。 设计与仿真结果如图所示： 6 2、

4、 时、分秒部分分别采用 24、60 进制计数器。 译码显示电路采用两片74LS48 的BCD 输入的 4 线 7 段译码 /驱动器。 电路由两片十位计数器 74LS192N 构成 100 进制计数器，利 用复位法获得 24 进制计数器和 60 进制计数器,秒使用 555 构成多谐振荡器发生为 1Hz 信号驱动，分使用秒的进位信号 驱动， 时用分的进位信号驱动， 电路设计与仿真结果如图示。 7 3 3、整点报时模块，利用整点时刻分、秒数值为 0（分计数器、 秒计数器的 8 个信号输出都为 0） ，当分、秒同时为 0 时实现报 时（指示灯亮）仿真结果如图示： 整点时整点时 ledled 指示灯亮指

5、示灯亮 构成分秒的四个计数器的 16 的信号输出端都输出信号 0，通过 或门、与非门将信号引出接至报时电路（led 指示灯） 。 8 4 4、 校时模块 利用按键手动分别对各计数器施加 cp 上升沿 信号，实现校时功能。 5、 显示译码模块 译码显示电路采用六片片 74LS48 的 BCD 输入的4线7段译码/驱动器分别对时分秒进行译码显示。 9 五、五、 本设计本设计改进建议改进建议 改进改进 1 1：电路为异步计数器反应速度较慢 建议改成同步计数器； 校时模块只能以 cp 信号实现加计数，不能直接进行直接置数。 改进改进 2 2：可以利用计数器置数端 输入直接进行校时；整点报时 模块可以接

6、至 扬声器 以声音形式报时， 还应添加电路的复位控 制端，用于电路复位。 六、六、 电路原件电路原件清单清单 名称 型号与规格 数量/个 名称 型号与规格 数量/个 十进制计数 器 74LS192D 6 四输入与非 门 74LS20D 3 4 线 7 段译码 器 74LS48 6 八输入与非 门 74LS30N 3 555 定时器 1 电容 1u、10n； 各 1 非门集成电 路 74LS48 6 双触按键 PB-DPST 3 电阻 10K、715K 各 1 LED 指示灯 数个 10 11 七、七、 总结（感想和心得等）总结（感想和心得等） 通过这次对数字电子时钟的设计制作， 让我了解了电路设计 的基本步骤，也了解了关于数字电子时钟的原理与设计概念，设 计电路步骤是先确定设计目的， 分析设计电路还一定要进行软件 仿真，因为理论上的设计不一定就是正确，要通过