硬件实验设计课程--8位全加器的设计与实现

《硬件实验设计课程--8位全加器的设计与实现》由会员分享，可在线阅读，更多相关《硬件实验设计课程--8位全加器的设计与实现（9页珍藏版）》请在毕设资料网上搜索。

1、 硬件技术课程设计硬件技术课程设计 课题名称课题名称 8 8 位全加器的设计与实现位全加器的设计与实现 组组 名名 组组 员员 班班 级级 11011101 专专 业业 计算机科学与技术计算机科学与技术 指导教师指导教师 计算机学院计算机学院 20132013 年年 1212 月月 课题四、课题四、8 8 位全加器的设计与实现位全加器的设计与实现 一、设计任务及要求：一、设计任务及要求： 1设计和实现 8 位全加器，并完成编译、综合、适配、仿真和在 GW48-CP+实验平台上， 实验测试，即选择电路模式 NO.1；键 2、键 1 输入 8 位加数；键 4、键 3 输入 8 位被加数； 数码管

2、6 和数码管 5 显示加和；D8 显示进位 COUT。 2请画出时序仿真图 3进行必要的数据测试 2010 年 6 月 11 日 二、成绩：二、成绩： 姓 名 姓 名 姓 名 设计报告 调试答辩 合 计 指导教师签名： 2013 年 月 日 8 8 位全加器的设计与实现位全加器的设计与实现 一、一、设计目的设计目的 熟悉利用 Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通 过一个 8 位全加器的设计把握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流 程。 二、设计内容二、设计内容 1. 完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、

3、仿真、实验板上的 硬件测试，并将此全加器电路设置成一个硬件符号入库。 2. 建立一个更高层次的原理图设计，利用以上获得的 1 位全加器构成 8 位全加器，并完成 编译、综合、适配、仿真和硬件测试。 三、实验原理图三、实验原理图 半位全加器实验原理图 一位全加器实验原理图： 封装后的一位全加器： 8 位全加器实验原理图： 引脚锁定信息： 端口名 结构图上信号名（锁定的端口） cin PIO173 cout PIO137 ain0 PIO233 ain1 PIO234 ain2 PIO235 ain3 PIO236 ain4 PIO237 ain5 PIO238 ain6 PIO239 ain7

4、PIO240 bin0 PIO1 bin1 PIO2 bin2 PIO3 bin3 PIO4 bin4 PIO6 bin5 PIO7 bin6 PIO8 bin7 PIO12 sum0 PIO13 sum1 PIO14 sum2 PIO15 sum3 PIO16 sum4 PIO17 sum5 PIO18 sum6 PIO19 sum7 PIO20 引脚锁定： 下载： 四四 、时序仿真、时序仿真 步骤如下： 1、建立波形文件。为此设计建立一个波形测试文件。选择 File 项及其 New,再选择右侧 New 窗中的 vector Waveform file 项，打开波形编辑窗。 2、输入信号节点

5、。在波形编辑窗的左方双击鼠标，在出现的窗口中选择 Node finder，在 弹出的窗口中首先点击 List 键，这时左窗口将列出该项设计所以 号节点。利用中间的“=”键将需要观察的信号选到右栏中。 3 设定仿真时间宽度。选择 edit 项及其 End time 选项，在 End time 选择窗中选择适当的 仿真时间域， 本次实验由于是八位的全加器， 为避免延迟太大不利于显示， 可将 End Time 设 置为 50ms，以便有足够长的观察时间和便于分析的波形仿真波形图。 4、波形文件存盘。选择 File 项及其 Save as 选项，按 OK 键即可。存盘窗中波形文件名是 默认的（这里是

6、adder.scf 所以直接存盘即可。 5、运行仿真器。点击 processing 中的 Start simulation 选项，如图是仿真运算完成后的 时序波形。注意，刚进入如图所示的窗口时，应该将最下方的滑标拖向最左侧，以便可观察 到初始波形。 仿真波形图： 五、实现步骤五、实现步骤 1.为本项设计建立文件夹任何一项设计都是一项工程 （Project） ， 都必须首先为此工程建立 一个放置与此工程相关的所有文件的文件夹，此文件夹将被 EDA 软件默认为工作库 （Work Library） 。本项设计我的文件夹取名为 adder，在 D 盘中。 2、输入设计项目和存盘 (1)打开 Quartus II， 选 FileNew， 在弹的 New 对话框中选择 Device Design Files 页 的原理图文件编辑