数据选择器

1、并进行仿真测试。
二、实验环境二、实验环境 PC 机 1 台、ModelSim XE 仿真软件 1 套、Xlink 软件一套。
三、三、实验内容实验内容 1 1、顶层模块图及接口说明、顶层模块图及接口说明 该实验有四个输入 a、b、c、d(3:0)，一个判断位 s(1:0)，一个输出 y(3:0). 当判断位 s 的值为“00”时，输出 y 的值为输入 a 的值；当判断位 s 的值为“01” 时，输出 y 的值为输入 b 的值；当判断位 s 的值为“10”时，输出 y 的值为输入 c 的值；当判断位 s 的值为“11”及其他所有可能取值，即 s=others 时，输出 y 的值为输入 d 的值； 即 输入 a 输入 b 输入 c 输入 d 判断位 s 输出 y 0 1 1 1 00 0 1 0 0 0 00 1 1 0 1 1 01 0 0 1 0 0 01 1 1 1 0 1 10 0 0 0 1 0 10 1 1 1 1 0 others 0 0 0 0 1 others 1 2 2、内部电路电路或、内部电路电路或 VERILOGVERILOG 模型模型 下面的源代码给出。

2、12-8 任务完成日期： 2013-12-8 目录目录 一、16 选 1 选择器的功能. 1函数真值表. 2函数电路图. 3函数表达式. 二、详细设计 1创建项目 2VHDL 文本设计语言输入. 3编译功能界面 4编译成功 5. 打开波形编辑器窗口. 6.对应结点查找 7.综合编译形成网表 三、程序功能调试 1进入波形仿真功能. 2给定输入信号. 3进行时序仿真. 4生成波形图. 四、心得体会. - 一、JK 触发器的主要功能 1特性方程 2真植表 3函数逻辑电路图 二、详细设计. 1创建项目 2输入文本语言程序进行编译. 3编译成功，选择波形编辑器功能. 4进行仿真设置. 5查找对应结点 6形成综合后网表. 三、程序功能调试 1给定输入. 2进入波形仿真. 3形成仿真波形. 四、心得体会 五、附录. 116 选 1 选择器设计源代码 2JK 触发器设计源代码 3参考书目 4课程设计评分表 一、一、1。

3、我们制作了这款简易多路数字抢答器摒弃了成本高、体积大、操作复杂。
我们采用了数字显示器直接指示，自动锁存显示结果，因而本抢答器具有显示直 观， 操作简单的特点。
而且在显示时抢答器会发出蜂鸣声使效果更为生动。
工厂、 学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。
2 方案设计方案设计 2.1 设计思路 我们采用了数字显示器直接指示，自动锁存显示结果，因而本抢答器具有显 示直观，操作简单的特点。
而且在显示时抢答器会发出蜂鸣声使效果更为生动， 设计思路是竞赛抢答器要有报警系统， 要是在规定时间内还没有参赛者抢答或回 答出问题时就会发出报警声，抢答倒计时为设定为10S，回答题目限时20s并 且如果出现犯规抢答时也会发出报警并且显示该犯规选手的编号。
这个抢答器可同时供不大于8名选手或8个代表队参加比赛复位电路是单 片机初始化，使单片机重新开始执行程序。
当复位开关按下RST由低电平变为 高电平，则程序从头开始执行，各用一个抢答按钮，按钮的编号与选手的编号是 相对应的给节目主持人设置二个控制按钮开关， 用来控制系统的清零和抢答的开 始；给每一个选手编号1至16，当选手按下按钮。

4、际问题的研究打下设计基础。
二、二、设计任务设计任务 （1）设计一个 8 选 1 的数据选择器，有 8 位数据输入端，1 位数据输出端， 通过 3 位地址输入信号寻址，并具有输出使能功能。
（2）设计一个奇偶检验器，要求模拟串行数据输入，并可对其进行奇偶校 验。
例如对于 1 位开始位、8 位数据位和 1 位奇偶校验位的 10 位串行数据，由 1 个按键根据时序逐个输入，数码管应实时提示当前应输入的数据序号；奇校验或 偶校验模式应能设置，odd 代表奇校验，eve 表示偶校验。
显示格式例子：显示 odd-9 表示当前模式为奇校验，当前应输入第 9 位(即数据位的第 8 位)数据；显 示 odd-PASS 则表示奇校验通过;显示 odd-FFFF 则表示奇校验失败。
三、设计要求三、设计要求 （1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义 及现状研究分析。
（2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。
（3）学习按要求编写课程设计报告书，能正确阐述设计和实验结果。
（4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相 应文献以及实现，给出个。

5、理 . - 3 - 2.2、硬件原理. - 3 - 3、主要模块设计 . - 4 - 3.1、模块 xy4 - 4 - 4、系统编译及仿真过程 . - 5 - 4.1、工程建立. - 5 - 4.2、系统编译. - 6 - 4.3、仿真 - 7 - 5、硬件验证过程和分析 . - 7 - 5.1、引脚设置和保护 - 7 - 5.2、硬件下载. - 8 - 6、实验参考程序 - 11 - 6.1、模块 xy4.- 11 - 7、总结 - 11 - - 2 - 1、设计目的、要求、设计目的、要求 1.1、设计目的、设计目的 了解并掌握一般设计方法，具备初步的独立设计能力；掌握用 VerilogHDL 语言程序的基本技能；提高综合运用所学的理论知识独 立分析和解决问题的能力；进一步掌握 EDA 技术的开发流程，学习其 独特的运用，进一步的提高自己的动手能力和知识领域。
以及对于多 路选择器的认识和其工作原理。
熟悉 QuartusII 的 VerilogHDL 语言 设计流程全过程，学习计数器的设计与仿真，掌握组合逻辑电路的静 态测试方法，初步了解可编程器件设计的全过程。
1.2、系统设计要求。