现代逻辑课程设计---四选一选择器
《现代逻辑课程设计---四选一选择器》由会员分享,可在线阅读,更多相关《现代逻辑课程设计---四选一选择器(6页珍藏版)》请在毕设资料网上搜索。
1、 现 代 逻 辑 课程设计 报告现 代 逻 辑 课程设计 报告 题目题目: 四选一选择器 专 业 计算机科学与技术 班 级 _11 计算机 1 班 _ 姓 名 学 号 实验报告 验收成绩 平时成绩 总成绩 2013 年 7 月 03 日 2 一、实验目的一、实验目的 理解并掌握现代逻辑设计的基本方法, 学会使用原理图或硬件描述语言方式对电 路建模,并进行仿真测试。 二、实验环境二、实验环境 PC 机 1 台、ModelSim XE 仿真软件 1 套、Xlink 软件一套。 三、三、实验内容实验内容 1 1、顶层模块图及接口说明、顶层模块图及接口说明 该实验有四个输入 a、b、c、d(3:0),
2、一个判断位 s(1:0),一个输出 y(3:0). 当判断位 s 的值为“00”时,输出 y 的值为输入 a 的值;当判断位 s 的值为“01” 时,输出 y 的值为输入 b 的值;当判断位 s 的值为“10”时,输出 y 的值为输入 c 的值;当判断位 s 的值为“11”及其他所有可能取值,即 s=others 时,输出 y 的值为输入 d 的值; 即 输入 a 输入 b 输入 c 输入 d 判断位 s 输出 y 0 1 1 1 00 0 1 0 0 0 00 1 1 0 1 1 01 0 0 1 0 0 01 1 1 1 0 1 10 0 0 0 1 0 10 1 1 1 1 0 othe
3、rs 0 0 0 0 1 others 1 2 2、内部电路电路或、内部电路电路或 VERILOGVERILOG 模型模型 下面的源代码给出 verilog程序,实现了各项功能, 程序源代码如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; 3 use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; - Uncomment the following lines to use the declarations that are - provided for instantiating
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 现代 逻辑 课程设计 四选一 选择器
