1、 课程设计任务书 课程名称 数字逻辑课程设计 课题 任务一 16 选 1 选择器设计 课题 任务二 JK 触发器的设计 专 业 班 级 学 号 姓 名 指导教师 任务书下达日期： 2013-12-8 任务完成日期： 2013-12-8 目录目录 一、16 选 1 选择器的功能. 1函数真值表. 2函数电路图. 3函数表达式. 二、详细设计 1创建项目 2VHDL 文本设计语言输入. 3编译功能界面 4编译成功 5. 打开波形编辑器窗口. 6.对应结点查找 7.综合编译形成网表 三、程序功能调试 1进入波形仿真功能. 2给定输入信号. 3进行时序仿真. 4生成波形图. 四、心得体会. - 一、J
2、K 触发器的主要功能 1特性方程 2真植表 3函数逻辑电路图 二、详细设计. 1创建项目 2输入文本语言程序进行编译. 3编译成功，选择波形编辑器功能. 4进行仿真设置. 5查找对应结点 6形成综合后网表. 三、程序功能调试 1给定输入. 2进入波形仿真. 3形成仿真波形. 四、心得体会 五、附录. 116 选 1 选择器设计源代码 2JK 触发器设计源代码 3参考书目 4课程设计评分表 一、一、16 选选 1 选择器的主要功能选择器的主要功能 数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来 完成比较复杂的逻辑功能。它有若干个数据输入端 D0、D1、，若干个控制输入端
3、 A0、A1，和一个输出端 Y0。数据选择是指经过选择，把多个通道的数据传送到 唯一的公共数据通道上去。它的功能相当于一个多个输入的单刀多掷开关.因此数据选 择器又称多路转换器或多路开关。数据选择器(MUX)的逻辑功能是在控制输入端加上适 当的信号，既可从多个输入数据源中讲所需的数据信号选择出来，送到输出端。 1.函数真值表函数真值表 输入 输出 A B C D E 0 0 0 0 0 E 0 0 0 1 1 E 0 0 1 0 2 E 0 0 1 1 3 E 0 1 0 0 4 E 0 1 0 1 5 E 0 1 1 0 6 E 0 1 1 1 7 E 1 0 0 0 8 E 1 0 0 1
4、 9 E 1 0 1 0 10 E 1 1 0 0 11 E 1 0 1 1 12 E 1 1 0 1 13 E 1 1 1 0 14 E 1 1 1 1 15 E 说明：A,B,C,D 为输入地址；E 为输出端 2.函数电路图函数电路图 3.函数表达式函数表达式 E= 0 EDCBA+ 1 DECBA+ 32 CDEBAEDCBA 54 DECBAEDCBA 6 EDBCA + 10987 EDCBADECBAEDCBABCDEA+ 14131211 EDABCDECABCDEBAEDCAB+ 15 ABCDE 二、详细设计二、详细设计 1.工程管理工程管理,进入进入 quartus|界面，
5、创建项目界面，创建项目 2.VHDL 文 本 语言 设计 输入文 本 语言 设计 输入 3.编 译 功能 界面编 译 功能 界面 4.编译成功编译成功 5.打开波形编辑器窗口打开波形编辑器窗口 6.对对应结点查找应结点查找 7.综合编译，形成综合编译后网表综合编译，形成综合编译后网表 三 、 程 序 功能调试三 、 程 序 功能调试 1.进 入 波形 仿真 功能进 入 波形 仿真 功能 2.给 定 输入 信号给 定 输入 信号 3.进 行 时 序 仿真进 行 时 序 仿真 4.形 成 波形 图形 成 波形 图 四 、 心 得 体会总结四 、 心 得 体会总结 短短一周的 EDA 课程设计已经接近尾声了，从得知课设题目，查阅资料，到研究出 总体设计，详细设计，然后编写程序，再到最后的上机调试，修改程序，完善程序，收 获颇多。16 选 1 选择器的设计已全部完成，能够完成预期的功能，在本课题的设计中 体现了 VHDL 覆盖面广，描述能力强，是一个多层次的硬件描述语言及 PLD 器件速度快， 使用方便，便于修改等特点。由于时间有限和经验是平的欠缺，不足之处还望老师予以 指正。在这一周里我们再次熟悉和增强了对 VHDL 语言的基本知识，熟悉利用 VHDL 语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来。 VHDL 硬 件描述语言打破了硬件和
