毕业设计论文--基于VHDL的m序列伪随机信号发生器设计

《毕业设计论文--基于VHDL的m序列伪随机信号发生器设计》由会员分享，可在线阅读，更多相关《毕业设计论文--基于VHDL的m序列伪随机信号发生器设计（43页珍藏版）》请在毕设资料网上搜索。

1、 1 毕业设计论文毕业设计论文 题目 基于VHDL的m序列伪随机信号发生器的设计 指导教师 评阅教师 完成时间： 2012 年 4 月 30 日 2 毕业设计毕业设计( (论文论文) )中文摘要中文摘要 题目：基于 VHDL 的 m 序列发生器的设计 摘要： VHDL/CPLD 即复杂可编程逻辑器件作为一种大规模集成电路，可根据用户 的需要自行构造逻辑功能，可实现较大规模的电路设计，因此被广泛应用于产品的 原型设计和产品生产之中。几乎所有应用中小规模通用数字集成电路的场合均可应 用 CPLD 器件。本文介绍了基于 CPLD 的 m 序列发生器的设计方法。 关键词：CPLD；MAX+PLUS I

2、I；伪随机码；序列发生器 3 毕业设计毕业设计( (论文论文) )外文摘要外文摘要Title : Msequence Generator Based CPLD Abstract: VHDL/CPLD Complex Programmable Logic Device that is, as a large scale integrated circuits can be constructed according to the needs of users on their own logic, enabling large-scale circuit design, it is widely

3、 used in product design and prototype production into. Almost all applications of small and medium general-purpose digital integrated circuits may be applied CPLD devices occasions. This article describes the m-sequence generator based on CPLD design method. Key words: CPLD； MAX+PLUS II； Pseudorando

4、m Code； m sequence code Generator 4 目目 录录 前言 6 1 课题介绍.7 1.1 为什么研究此课题7 1.2 伪随机序列的应用与意义7 1.3 伪随机序列的研究现状8 1.4 研究内容8 2 设计中使用芯片及 VHDL语言介绍.9 2.1 CPLD芯片介绍.9 2.1.1 概述.9 2.1.2 MAX7000 特点9 2.1.3 EPM7128LC84-711 3 伪随机序列介绍12 3.1 伪随机序列理论的发展史.13 3.2 伪随机序列的构造方法.13 4 序列信号发生器原理 14 4.1 序列信号发生器的设计. 15 4.1.1 反馈移位型序列信号发生器.15 4.1.2 计数型序列码发生器 18 5 移位寄存器20 5.1 移位寄存器.20 5.1.1 寄存器.20 5.1.2 移位寄存器21 5.2 线性反馈移位寄存器结构22 5.2.1 D 触发器22 5.2.1.1 D 触发器工作原理.2