毕业设计----十五进制计数器的设计

《毕业设计----十五进制计数器的设计》由会员分享，可在线阅读，更多相关《毕业设计----十五进制计数器的设计（19页珍藏版）》请在毕设资料网上搜索。

1、 第 1 页 共 19 页 十五进制计数器的十五进制计数器的设计设计 摘要：摘要：在时序电路中，有一类可以实现对脉冲信号的计数功能，该电路称作计数器。 计数器不但可以用于脉冲的计数，在数字系统中还常用作定时、分频、执行数字运算及其 它一些逻辑功能。可以用集成触发器和门电路，采用时序电路的构成方法，构成计数器。 每一个触发器可以存储一位二进制信息， 由 4 个触发器按一定的方式连接构成计数器电路， 即可实现以 4 位编码输出的十五进制计数器。 关键词：关键词：计数器 卡诺图 触发器 状态转换表 逻辑图 Abstract: In sequential circuits, one class can

2、 implement the counting function of the pulse signal, the circuit is called the counter. Counter pulse count can be used not only in the digital system is often used as timing, frequency, implementation of the digital computing and other logic functions. Can be integrated flip-flop and gates, sequen

3、tial circuits using the composition method, constitutes the counter. Each flip-flop can store a binary information, the four flip-flops connected in some way constituted by the counter circuit can achieve 4-bit code output to binary counter 15. Key words: Counter, Karnaugh map, trigger, state transi

4、tion table, logic diagram 第 2 页 共 19 页 一一、计数器的介绍及设计要求计数器的介绍及设计要求 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数， 还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分 频器、指令计数器等都要使用计数器。 计数器的种类很多。时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按 进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的 不同，可分为加计数器、减计数器和可逆计数器。 在中规模集成电路中,二、十进制计数器都有各种芯片可供选择。而对于任意进制计 数器,通常利用集成二、十进制计数器。通过反馈清零或者反馈置数来实现。利用反馈清 零设计任意进制计数器时其状态转换图是惟一的(同步清零和异步清零的状态转换图稍有 差别)，而在简单电路中，采用时序逻辑设计电路设计N 进制计数器时,触发器的选取比较 灵活,也可以有多种不同的实现方法。 采用时序逻辑电路设计十五进制计数器的要求: 1)时序电路的