毕业设计--基于FPGA的等精度频率计的设计
《毕业设计--基于FPGA的等精度频率计的设计》由会员分享,可在线阅读,更多相关《毕业设计--基于FPGA的等精度频率计的设计(40页珍藏版)》请在毕设资料网上搜索。
1、 I 基于基于 FPGA 的等精度频率计的设计的等精度频率计的设计 摘摘 要要 伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段, 已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电系统或 电子产品自动化设计的技术,它与电子技术、微电子技术的发展密切相关,它吸收了计 算机科学领域的大多数最新研究成果,以高性能的计算机作为工作平台,促进了工程发 展。 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采 用等精度频率测量方法具有测量精度保持恒定,不随所测信号的变化而变化的特点。本 文首先综述了 EDA 技术的发展概况,FPG
2、A/CPLD 开发的涵义、优缺点,VHDL 语言的 历史及其优点,概述了 EDA 软件平台QUARTUS;然后介绍了频率测量的一般原理, 利用等精度测量原理,通过 FPGA 运用 VHDL 编程,利用 FPGA(现场可编程门阵列) 芯片设计了一个 8 位数字式等精度频率计,该频率计的测量范围为 0-100MHZ,利用 QUARTUS 集成开发环境进行编辑、综合、波形仿真,并下载到 CPLD 器件中,经实 际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。 关键词关键词:电子设计自动化;VHDL 语言;频率测量;数字频率计 II Abstract The Electronic De
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 基于 FPGA 精度 频率计 设计
