数字电子时钟的设计毕业设计

《数字电子时钟的设计毕业设计》由会员分享，可在线阅读，更多相关《数字电子时钟的设计毕业设计（16页珍藏版）》请在毕设资料网上搜索。

1、 毕 业 设 计（论文） 题 目：数字电子时钟的设计 系 ： 专 业： 班 级： 学 生： 学 号： 指导教师： 职称： 摘 要 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生 的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把 累计结果以“时” 、 “分” 、 “秒”的数字显示出来。秒计数器电路计满 60 后触发 分计数器电路，分计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又 开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器 等几部分组成。 振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标 准

2、信号的频率及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需 一定级数的分频器进行分频。 计数器：有了“秒”信号，则可以根据 60 秒为 1 分，24 小时为 1 天的进制， 分别设定“时” 、 “分” 、 “秒”的计数器，分别为 60 进制，60 进制,24 进制计数 器，并输出一分，一小时，一天的进位信号。 译码显示：将“时” “分” “秒”显示出来。将计数器输入状态，输入到译码 器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路 上加一个校时电路可以对分和时进行校时

3、。另外，计时过程要具有报时功能，当 时间到达整点前 10 秒开始，蜂鸣器 1 秒响 1 秒停地响 5 次。 为了使数字钟使用方便， 在设计上使用了一个变压器和一个整流桥来实现数 字钟电能的输入， 使得可以方便地直接插入 220V 的交流电就可以正常地使用了。 关键词 ： 数字钟；振荡；计数；校正；报时 ABSTRACT A digital clock is actually a standard frequency (1Hz) to count count circuit. Produced by the clock signal oscillator is forming second pu

4、lse separate frequency signal, second pulse signal input counter, and the total count the, “ to“ division “and“ second “digital display. Seconds after counter circuit plan trigger points with 60 counter circuit, points counter circuit plan trigger after full 60 when, when the program counter circuit after 24 hours and start the next round of cycle count. Generally by oscillator, points, counters, the frequency of an decoder, digital display to wait for a few parts. Oscillatin