CMOS加法器设计毕业设计
《CMOS加法器设计毕业设计》由会员分享,可在线阅读,更多相关《CMOS加法器设计毕业设计(46页珍藏版)》请在毕设资料网上搜索。
1、 I 摘摘 要要 20 世纪是 IC 迅速发展的时代。计算机等信息产业的飞速发展推动了集成电路 (Integrated CircuitIC)产业。大多数超大规模集成电路(Very Large Scale ICVLSI) 在日常生活中有着广泛的应用。在这些广泛应用的运算中,加法器是组成这些运算的基 本单元。在高性能微处理器和 DSP 处理器中,加法器的运算时间至关重要。加法器运 算常常处于高性能处理器运算部件的关键路径中,特别是在算术逻辑单元中加法器的运 算时间对处理器的速度起着决定性的作用。随着微处理器的运算速度越来越快,对快速 加法器的需求也越来越高。 本文首先介绍了几种基本的加法器类型以及
2、其工作原理,并重点分析了超前进位加 法器的组成结构、结构参数以及其工作原理。同时还介绍了制约超前进位加法器速度的 结构参数因素。然后设计研究了 2 位超前进位加法器,并重点分析了它的工作原理、系 统结构,并通过 tanner 软件进行仿真实验,从而验证了电路的准确信。最后介绍了基于 2mCMOS 工艺 MOSIS 版图设计的规则,通过电路图绘制出它的版图,并对它的版图 与电路图进行了一致性检测,进一步验证了设计的正确性。 关键词:关键词: CMOS 加法器;高速;超前进位;低功耗 II Abstract The 20th century is the era of rapid developm
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 加法器 设计 毕业设计
