EDA课程设计-8×9先进先出(FIFO)缓冲器设计
《EDA课程设计-8×9先进先出(FIFO)缓冲器设计》由会员分享,可在线阅读,更多相关《EDA课程设计-8×9先进先出(FIFO)缓冲器设计(21页珍藏版)》请在毕设资料网上搜索。
1、课程设计任务书课程设计任务书 学生姓名:学生姓名: 专业班级:专业班级:电子科学与技术 0903 班 指导教师:指导教师: 工作单位:工作单位: 信息工程学院 题题 目目: 89 先进先出(FIFO)缓冲器设计 初始条件:初始条件: Quartus软件、微机、FPGA 实验箱 设计任务设计任务: 深入研究和掌握 FIFO 的理论知识。利用 Quartus软件强大的编译和仿真 功能,实现 FIFO 缓冲器的设计、仿真以及硬件功能实现。设计一个 8 9 先进先出 (FIFO)缓冲器,要求达到一下功能: 1、8 位字深,9 位字宽; 2、当读信号 ready有效时,FIFO 的输出 data_out
2、 使能,当 ready无效时, FIFO 的输出处于高阻态; 3、当写信号 write 有效时,9 位款的寄存器进行写操作; 4、信号 rdinc 和 wrinc 被用来作为寄存器读和写指针递增,以指示该位寄 存器的读和写; 5、信号 rdptclr 和 wrptclr 复位读写指针指向 FIFO 的第一个寄存器; 6、data_in是将被载入到一个寄存器的数据; 7、ef、ff分别作为缓冲器空和满的标志(附加) 。 时间安排:时间安排: 第 1 天 课程设计任务布置、选题、查阅资料 第 25 天 设计,软件编程、仿真和调试 第 68 天 实验室检查仿真结果,验证设计的可行性和正确性 第 91
3、0 天 设计的硬件调试 第 11 天 机房检查设计成果,提交设计说明书及答辩 指导教师签名:指导教师签名: 年年 月月 日日 系主任(或责任教师)签名:系主任(或责任教师)签名: 年年 月月 日日 摘 要 . 1 ABSTRACT 2 1 绪论 . 1 2 QUARTUS II 的使用 . 1 2.1 新建工程 1 2.2 程序编写 1 2.3 仿真 1 2.4 硬件调试 2 3 FIFO 缓冲器原理 3 3.1 FIFO 缓冲器的结构 3 3.2 FIFO 的一些重要参数 3 3.3 FIFO 的分类 4 3.4 FIFO 缓冲器的应用 5 3.5 FIFO 缓冲器空/满状态的算法. 5 4
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 课程设计 先进 FIFO 缓冲器 设计
