1、课程设计任务书课程设计任务书 学生姓名：学生姓名： 专业班级：专业班级：电子科学与技术 0903 班 指导教师：指导教师： 工作单位：工作单位： 信息工程学院 题题 目目: 89 先进先出(FIFO)缓冲器设计 初始条件：初始条件： Quartus软件、微机、FPGA 实验箱 设计任务设计任务: 深入研究和掌握 FIFO 的理论知识。利用 Quartus软件强大的编译和仿真 功能，实现 FIFO 缓冲器的设计、仿真以及硬件功能实现。设计一个 8 9 先进先出 （FIFO）缓冲器，要求达到一下功能： 1、8 位字深，9 位字宽； 2、当读信号 ready有效时，FIFO 的输出 data_out
2、 使能，当 ready无效时， FIFO 的输出处于高阻态； 3、当写信号 write 有效时，9 位款的寄存器进行写操作； 4、信号 rdinc 和 wrinc 被用来作为寄存器读和写指针递增，以指示该位寄 存器的读和写； 5、信号 rdptclr 和 wrptclr 复位读写指针指向 FIFO 的第一个寄存器； 6、data_in是将被载入到一个寄存器的数据； 7、ef、ff分别作为缓冲器空和满的标志（附加） 。 时间安排：时间安排： 第 1 天 课程设计任务布置、选题、查阅资料 第 25 天 设计，软件编程、仿真和调试 第 68 天 实验室检查仿真结果，验证设计的可行性和正确性 第 91
3、0 天 设计的硬件调试 第 11 天 机房检查设计成果，提交设计说明书及答辩 指导教师签名：指导教师签名： 年年 月月 日日 系主任（或责任教师）签名：系主任（或责任教师）签名： 年年 月月 日日 摘 要 . 1 ABSTRACT 2 1 绪论 . 1 2 QUARTUS II 的使用 . 1 2.1 新建工程 1 2.2 程序编写 1 2.3 仿真 1 2.4 硬件调试 2 3 FIFO 缓冲器原理 3 3.1 FIFO 缓冲器的结构 3 3.2 FIFO 的一些重要参数 3 3.3 FIFO 的分类 4 3.4 FIFO 缓冲器的应用 5 3.5 FIFO 缓冲器空/满状态的算法. 5 4
4、 FIFO 缓冲器设计方案 6 4.1 方案一FIFO 定制 6 4.1.1 设计步骤 . 6 4.1.2 功能验证 . 7 4.2 方案二8 个字长为 9 的变量构成寄存器 9 4.2.1 设计思想 . 9 4.2.2 功能模块 9 4.2.3 硬件调试 . 10 4 结束语 . 11 参考文献 . 12 附录 1 13 附录 2 15 摘 要 先进先出（FIFO）缓冲器是双端口数据存储器，其存储结构与RAM相同，仅存储方 式存在差异。本文详细介绍了基于FPGA开发环境Quartus II、用VHDL语言编程实现FIF O缓冲器的方法和过程。利用FPGA的可编程性，拥有简洁而又多变的设计方法
5、。本设计 实现了先进先出缓存器的一些基本功能，也把一些新的思路加入到设计中，通过仿真和 实验箱实现了FIFO缓冲器的数据读写功能、读写指针移动和复位功能、缓冲器空、满指 示标志功能。本次课程设计中拟定了两种设计方案，使FIFO缓冲器性能得以优化，并且 都进行了仿真和FPGA实现。 关键词关键词：FIFO缓冲器，FPGA，Quartus II，VHDL 2 Abstract First In First Out (FIFO) buffer is a dual-port data memory. It has the same storage structure with RAM, but dif
6、ferences in the storage pattern. This article describes the methods and processes of designing a FIFO buffer, which based on Quartus II - the FPGA development environment. The design is programmed by VHDL language. Via the simulation and experiment, such FIFO buffer functions is achived, as data reading and writing, moving and resetting the read and write pointer, signage feature of empty and full. In addition, in order to enhan
