毕业设计--基于FPGA的数字时钟设计
《毕业设计--基于FPGA的数字时钟设计》由会员分享,可在线阅读,更多相关《毕业设计--基于FPGA的数字时钟设计(47页珍藏版)》请在毕设资料网上搜索。
1、 I 基于基于 FPGAFPGA 的数字时钟设计的数字时钟设计 目目 录录 摘 要 错误错误!未定义书签。未定义书签。 Abstract. 错误错误!未定义书签。未定义书签。 第一章 绪论 1 1.1. 选题意义与研究现状 1 1.2. 国内外研究及趋势 1 1.3. 论文结构 2 第二章 编程软件及语言介绍 3 2.1 Quarters II 编程环境介绍 3 2.1.1 菜单栏 . 3 2.1.2 工具栏 . 8 2.1.3 功能仿真流程 . 9 2.2 Verilog HDL 语言介 10 2.2.1 什么是 verilog HDL 语言. 10 2.2.2 主要功能 . 11 第三章
2、数字化时钟系统硬件设计 13 3.1 系统核心板电路分析 13 3.2 系统主板电路分析 15 3.2.1 时钟模块电路 . 15 3.2.2 显示电路 . 15 3.2.3 键盘控制电路 . 17 3.2.4 蜂鸣电路设计 . 17 第四章 数字化时钟系统软件设计 18 4.1 整体方案介绍 18 4.1.1 整体设计描述 . 18 II 4.1.2 整体信号定义 . 19 4.1.3 模块框图 . 20 4.2 分频模块实现 20 4.2.1 分频模块描述 . 20 4.2.2 分频模块设计 . 20 4.2.3 分频模块仿真 . 21 4.3 计时模块实现 21 4.3.1 计时模块描述
3、与实现 21 4.3.2 计时模块仿真 23 4.4 按键处理模块实现 23 4.4.1 按键处理模块描述 . 23 4.4.2 按键去抖处理模块设计 . 24 4.4.3 按键模块去抖仿真 . 24 4.5 闹钟模块实现 25 4.5.1 闹钟模块设计 . 25 4.5.2 闹钟设定模块仿真 . 25 4.6 蜂鸣器模块实现 25 4.6.1 蜂鸣器模块描述 . 25 4.6.2 蜂鸣器模块实现 . 26 4.6.3 蜂鸣器模块仿真 . 27 4.7 显示模块实现 27 4.7.1 显示模块描述 . 27 4.7.2 显示模块实现 . 27 4.7.3 显示模块仿真 . 29 第五章 系统调
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 基于 FPGA 数字 时钟 设计
