VLSI课程设计——同步FIFO的设计与实现
《VLSI课程设计——同步FIFO的设计与实现》由会员分享,可在线阅读,更多相关《VLSI课程设计——同步FIFO的设计与实现(8页珍藏版)》请在毕设资料网上搜索。
1、 VLSI课程设计 同步 FIFO 设计与实现 班 级: 学 号: 姓 名: 指导教师: - 1 - VLSI 课程设计报告同步 FIFO 设计与实现 一、FIFO 概述 FIFO 是英文 First In First Out 的缩写,意为先入先出存储器,由于微电子技 术的飞速发展,新一代 FIFO 芯片容量越来越大,体积越来越小,价格越来越便 宜。作为一种新型大规模集成电路,FIFO 芯片以其灵活、方便、高效的特性, 逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中得到越 来越广泛的应用。 它与普通随机存储器的区别是没有外部读写地址线, 这样使用起来非常方便 但缺点就是只能顺
2、序读写数据,其读写数据地址依靠内部的读指针和写指针完 成。读操作与写操作可以异步进行,写入区上写入的数据按照写入的顺序从读取 端的区中读出, 类似于吸收写入端与读出端速度差的一种缓冲器。 计算机的串口, 一般也都具有 FIFO 缓冲器(不是单一的 FIFO 存储器,而是嵌入在设备内部) 。 二、同步 FIFO 同步 FIFO(Synchronous FIFO,下称 SFIFO)的意思是说 FIFO 的读写时钟 是同一个时钟,因此时钟频率是相同的,只是在相位上可能有差别,不同于异步 FIFO, 异步 FIFO 的读写时钟是完全异步的。 SFIFO 的对外接口包括时钟, 清零, 读请求,写请求,数
3、据输入总线,数据输出总线,空以及满信号。查阅资料找到 一款成型 SFIFO 产品的接口描述,如图 1: 图 1 一款同步 FIFO 的接口资料 为了更好的理解 FIFO 的工作方式,我们设定 SFIFO 的深度为 8。SFIFO 的 难点主要是状态判断,如图 2 是对空状态和满状态来进行判断的方式。 - 2 - 图 2 FIFO 空满状态判断 可以看出,当读指针和写指针的值一样的时候,FIFO 的状态为空。比较麻 烦的是对 FIFO 是否已经满的状态的判断,因为存在两种情况,第一种情况时写 指针比读指针大,比如写指针 = 7 而读指针 = 0,还有一种情况时写指针比读指 针小,比如写指针 =
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VLSI 课程设计 同步 FIFO 设计 实现
