VHDL8路抢答器课程设计--基于VHDL语言的8路抢答器设计

《VHDL8路抢答器课程设计--基于VHDL语言的8路抢答器设计》由会员分享，可在线阅读，更多相关《VHDL8路抢答器课程设计--基于VHDL语言的8路抢答器设计（31页珍藏版）》请在毕设资料网上搜索。

1、基于基于 VHDL 语言的语言的 8 路路抢答器抢答器设计设计 摘 要 本课程设计分为主体电路和扩展电路两部分共同实现抢答器的锁存、显示 与报警功能。在本次设计中，系统开发平台为 MAX plus，硬件描述语言是 VHDL。 竞赛者可以分为 8 组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并 按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，对应 的灯亮，同时电路将其他各组按键封锁，使其不起作用。若抢答时间内无人抢答，则报 警灯亮。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。并且依据设 计方案和设计平台完成了程序编写和程序调试，通过运行程序及时

2、序波形的仿真有效验 证了设计的正确性，初步实现了设计目标。 关键词 锁存、显示；抢答器；MAX plus ；VHDL。 Abstract:This course design is divided into two main circuit and expansion circuit realized partly joint inverter latch responder, display and alarm function. In this design, system developing platform for MAX plus , hardware description la

3、nguage is VHDL. Competitors may be divided into eight groups, vies to answer first when each to the host puts forward the problems in the shortest possible time to make judgments, and press the buttons vies to answer the question. When the first man press buttons, then on screen display supervisor n

4、umber, the corresponding lights, and other groups circuit will buttons blockade, make it doesnt work. If responder time no contest, the alarm light. Answers questions, by a host will restore all keys and start again next contest. And according to the design scheme and design platform completed progr

5、amming and program test, through to run the program in time sequence waveform simulation verified effectively the correctness of design, and then realized the design goal. Keywords: latch, display, Scare-answering manometers; MAX plus ; VHDL. 目录目录 1 引引 言言 1 1 1.1 课程设计目的 1 1 1.2 课程设计具体要求及功能 1 1 2 EDA

6、和和 MAX plus简介简介 2 2 2.1 EDA 简介 2 2 2.2 MAX plus 2 2 3 设计方案设计方案 4 4 3.1 抢答器控制系统的设计思路 4 4 3.2 抢答器的系统结构及工作原理 4 4 3.3 具体实现 6 6 4 系统仿真系统仿真 错误!未定义书签。 4.1 顶层模块及管脚介绍 错误!未定义书签。 4.2 仿真结果分析 2020 小结小结 错误!未定义书签。 参考文献参考文献 错误!未定义书签。 附录附录 错误!未定义书签。 * 基于 VHDL 语言的 8 路抢答器设计 第 1 页 共 29 页 1 引引 言言 随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢 答器作为一种工具，已广泛应用于各种竞赛场合。本课程设计以 8 路抢答器为理念，实 现优先抢答、判决、锁存及数码管显示等功能。 在本次计中，系统开发平台为 MAX plus2 。MAX plus是 Altera 公司提供的 FPGA/CPLD 开发集成环境，Alter