开题报告--基于FPGA的FIR低通数字滤波器设计

《开题报告--基于FPGA的FIR低通数字滤波器设计》由会员分享，可在线阅读，更多相关《开题报告--基于FPGA的FIR低通数字滤波器设计（7页珍藏版）》请在毕设资料网上搜索。

1、 毕业设计(论文)开题报告 学学 生生 姓姓 名：名： 学学 号：号： 专专 业业 ： 电子信息工程 设计设计(论文论文)题目题目： 基于 FPGA的 FIR 低通数字滤波器设计 指指 导导 教教 师师: 2010 年 12 月 19 日 毕毕 业业 设设 计（论计（论 文）开文）开 题题 报报 告告 1结合毕业设计（论文）课题情况，根据所查阅的文献资料，每人撰写 2000 字左右的文献综述： 文文 献献 综综 述述 数字滤波器是对数字信号进行滤波处理以得到期望的响应特性的离散时间系统， 作 为一种电子滤波器，数字滤波器与完全工作在模拟信号域的模拟滤波器不同。数字滤波 器工作在数字信号域，它处

2、理的对象是经由采样器件将模拟信号转换而得到的数字信 号。数字滤波器理论上可以实现任何可以用数学算法表示的滤波效果。随着集成电路技 术的发展，其性能不断提高而成本却不断降低，数字滤波器的应用领域也因此越来越广。 数字滤波器的分类 根据单位脉冲响应的不同，数字滤波器可分为 IIR（无限长单位冲激响应）和 FIR （有限长单位冲激响应）数字滤波器两大类 1 。它们各有优缺点，因此在应用时应根据 技术要求及所处理信号的特点予以选择。在通信、图像处理以及数据传输等领域要求信 道具有线性相位特性，相对于 IIR 滤波器，FIR 滤波器具有稳定性，因果性，线性相位 等特点，易于实现和系统绝对稳定的优势，因此

3、在这些领域得到了广泛的应用。 FIR数字滤波器的基本原理结构和硬件实现方式 基本原理结构 对于一个FIR数字滤波器系统而言,其冲击响应是有限的,其数学表达式见式1 2: 1 0 )()(* N k knhnxnhnxny 式1 其中： N：FIR为滤波器的阶数；hn：滤波器系数；xn：滤波器输入采样信号； yn：滤波器的输出信号。 FIR 滤波器一般有三种结构形式：直接型、级联型和频率采样型 3，这三种结构中， 由于频率采样型和快速卷积型结构中需要进行复数运算，计算复杂，不适合于在可编程 逻辑器件中实现；级联型结构不便于调整系数，实现时需3N/2 次乘法，N 次加法，总 运算量为3N/2 次乘

4、法；而直接型结构总运算量可减少至N/2 次乘法，且系数调整方便， 因此多采用直接型结构实现。 目前，FIR数字滤波器的硬件实现有以下几种方式： （1）集成电路FIR数字滤波器 一种是使用单片通用数字滤波器集成电路，这种电路使用简单，但是由于字长和阶 数的规格较少，不易完全满足实际需要。虽然可采用多片扩展来满足要求，但会增加体 积和功耗，因而在实际应用中受到限制。 (2）DSP芯片FIR数字滤波器 另一种是使用DSP芯片。DSP芯片有专用的数字信号处理函数可调用，实现FIR数字 滤波器相对简单，但是由于程序顺序执行，速度受到限制。而且，就是同一公司的不同 系统的DSP芯片，其编程指令也会有所不同

5、，开发周期较长。 (3)可编程FIR数字滤波器 还有一种是使用可编程逻辑器件FPGACPLD, 主要以硬件描述语言（Verilog 或 VHDL）来完成 4，也可以通过Matlab/Simulink,以DSP Builder形式来完成5。FPGA有着 规整的内部逻辑块整列和丰富的连线资源，特别适合用于细粒度和高并行度结构的FIR 数字滤波器的实现，相对于串行运算主导的通用DSP芯片来说，并行性和可扩展性都更 好。 通过简单的比较，很容易看出使用可编程 FIR 数字滤波器有着明显的优势，下面着 重介绍一下 FPGA 的相关知识。 FPGA 简介 FPGA（Field Programmable G

6、ate Array），即现场可编程门阵列，是 EDA 技术的 应用。它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。FPGA 技术是 现代电子工程领域的一门新技术，它提供了基于计算机和信息技术的电路系统设计方 法。在专用集成电路（ASIC）领域中作为一种半定制电路而出现的，既解决了定制电路 的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 的基本特点有采用 FPGA 设计 ASIC 电路， 用户不需要投片生产， 就能得到合用 的芯片； FPGA 可做其它全定制或半定制 ASIC 电路的中试样片； FPGA 内部有丰富的触 发器和 IO 引脚； FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器 件之一； FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。 可以说， FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的， 因此， 工作