数字频率计毕业论文 (2)

《数字频率计毕业论文 (2)》由会员分享，可在线阅读，更多相关《数字频率计毕业论文 (2)（37页珍藏版）》请在毕设资料网上搜索。

1、 毕业论文(设计) GRADUATION THESIS （DESIGN） 论文（设计）题目 Title Of Thesis（Design） 基于基于 VHDLVHDL 的数字频率计的设计的数字频率计的设计 分院（系别） Department 信息与电子工程学院信息与电子工程学院 专 业 Speciality 电子信息科学与技术电子信息科学与技术 班级 Class 电信电信 062062 班班 论文（设计）作者 Author of Thesis（Design） 论文完成日期 Date 20102010 年年 0505 月月 论文（设计）指导教师 Advisor 指导教师职称 The Title

2、of Advisor 讲师讲师 1 基于 VHDL 的数字频率计的设计 摘要摘要 : : 在电子设计领域， 随着计算机技术、 大规模集成电路技术、 EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数 字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描 述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的数 字频率计设计，采用自上向下的设计方法。本文首先综述了EDA技术的概况，频率测 量的一般原理，接着介绍可编程器件FPGA和硬件描述语言VHDL，最后介绍数字频率计 的系统设计

3、，及频率计各系统模块的VHDL语言实现。 关键字： EDA、FPGA、数字频率计、VHDL 语言、频率测量、专用集成电路 ASIC 2 The Design of Digital Cymometer based on VHDL Abstract ：In the electronic design fields，along with the development of computer technique， large scale integrate circuit technique and EDA technique and the abroad application of progra

4、mmable logic device，traditional design methodology of digital circuit adopting bottom-up, tools, devices has already dropped behind the development of the popular technique. Design technique adopting top-down are taking on more tasks of digital system design. The digital frequency meter design in this paper which adopts top-down design methodology. We firstly present some ba