课程设计---基于Verilog HDL数字频率计设计与实现

《课程设计---基于Verilog HDL数字频率计设计与实现》由会员分享，可在线阅读，更多相关《课程设计---基于Verilog HDL数字频率计设计与实现（39页珍藏版）》请在毕设资料网上搜索。

基于 Verilog HDL 数字频率计设计与实现 课程设计任务书 学院： 计算机与通信工程 学院 专业： 网络工程 专业 课程名称 计算机组成原理 课程设计 时 间 2010 2011 学年第一学期17 18 周 学生姓名 指导老师 题 目 主要内容： （ 1）数字频率计前端信号的放大整形处理 （ 2）数字频率计的 Verilog HDL 设计实现 （ 3）数字频率计的 CPLD/FPGA 制作 要求： （ 1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义 及现状研 究分析。 （ 2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。 （ 3）学按要求编写课程设计报告书，能正确阐述设计和实验结果。 （ 4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应 文献以及实现，给出个人分析、设计以及实现。 应当提交的文件： （ 1）课程设计报告。 （ 2）课程设计附件（主要是源程序）。 - 2 - 指导教师对学生在课程设计中的评价 评分项目 优 良 中 及格 不及格 课程设计中的创造性成果 学生掌握课程内容的程度 课程设计完成情况 课程设计动手 能力 文字表达 学习态度 规范要求 课程设计论文的质量 指导教师对课程设计的评定意见 综合成绩 指导教师签字 年 月 日