数字电路EDA课程设计数字跑表

《数字电路EDA课程设计数字跑表》由会员分享，可在线阅读，更多相关《数字电路EDA课程设计数字跑表（7页珍藏版）》请在毕设资料网上搜索。

1、 EDA 课程设计报告书课程设计报告书 题目：题目： 数字跑表数字跑表 姓名：姓名： 班级：班级： 学号：学号： 成绩：成绩： 2 一、设计题目及要求一、设计题目及要求 设计题目：数字跑表 要求：1 具有暂停，启动功能。 2 具有重新开始功能。 3 用六个数码管分别显示百分秒，秒和分钟。 二、设计过程及内容二、设计过程及内容 拿到题目后，我在图书馆进行了相关书籍的查阅，首先明确了题目中 设计项目要实现的功能，再进一步确定实现其功能的组成部分和使用器 件，对于本次设计的总体思路,首先是设计一个控制模块，可以使跑表具 有启动、暂停及重新开始的功能；然后，利用一个分频模块即 15 进制计 数器得到

2、100HZ 的时钟脉冲，接入到一个 100*60*60 三个计数器的模块 中，完成对时间的计时工作和对选时模块的输出工作，使选时模块得到对 应的时间，其次将选时模块与显示模块连接，使数码管显示选中的当前时 间，从而完成了这次课程设计的设计工作，进入到实现过程中去。 根据课程设计要求将设计分为 5 个模块： 1、控制模块，使跑表具有启动、暂停及重新开始的功能； 2、分频模块，用于得到频率为 100HZ 的时钟脉冲； 3、计时模块，进行时间的计时，同时将当前时间输出给选时模块； 4、选时模块，从计时器得到当前时间输出给显示模块； 5、显示模块，进行时间的显示。 总图如下总图如下： 3 第一个模块：

3、控制器模块第一个模块：控制器模块 与门可控制时钟信号的输出与否， 当跑表为 START 状态时 CLK 端为 高电平，QA 为 1，时钟信号输出，当跑表为 STOP 状态时 CLK 端为低电 平，QA 为 0，时钟信号不输出，从而实现开始和暂停的功能。REST 是清 零按钮，REST 接到控制模块和总计时器模块的清零端，当 REST 为高电 平时，控制模块和总计数器模块清零，跑表重新开始工作。 第二个模块：分频器模块第二个模块：分频器模块 将 74161 接成 15 进制计数器，将 1465HZ 的时钟频率转换成近似于 100HZ 的时钟信号即所需的输入时钟信号，从而实现分频功能。将得到的 时

4、钟信号输入到总计数器模块中去。 4 第三个模块：计时第三个模块：计时模块模块 计时计时模块模块 本模块由两个 60 进制计数器和一个 100 进制计数器构成，从而实现 百分秒向秒、秒向分的计数功能需求。60 进制计数器及 100 进制计数器 均采用两个 74LS160，采用整体置数方式接成。从 60 进制计数器和 100 进制计数器这三个输出端分别印出八个端口（秒、分、时的个位及十位分 别由四个二进制代码表示） ，将当前时间编码传送给选时模块，实现时间 的选择和显示。(秒个位：S0A,S0B,S0C,S0D;秒十位：S1A,S1B,S1C,S1D; 分个位： M0A,M0B,M0C,M0D;分十位： M1A,M1B,M1C,M1D;百分秒个位： H0A,H0B,H0C,H0D;百分秒十位：H1A,H1B,H1C,H1D.) 100 进制计数器进制计数器 5 60 进制计数器进制计数器 第四个模块：第四个模块：选时模块选时模块