课程设计--八位十六进制频率计

《课程设计--八位十六进制频率计》由会员分享，可在线阅读，更多相关《课程设计--八位十六进制频率计（7页珍藏版）》请在毕设资料网上搜索。

1、 EDAEDA 课程课程设计设计作业作业 八位十六进制频率计八位十六进制频率计 专业班级 姓 名 学 号 时 间 2008 至 2009 学年第一学期 一设计要求一设计要求 设计一个基于 vhdl 的八位十六进制频率计，书面报告包括工作原理，工作模块图，仿 真波形图和问题分析。 二正文二正文 1引言引言 EDA（Electronic Design Automation）即电子设计自动化。EDA 技术指的是以计算机 硬件和系统软件为基本工作平台， 以大规模可编程逻辑器件为设计载体， 以硬件描述语言为 系统设计的主要表达方式，自动完成集成电子系统设计的一门新技术。EDA 旨在帮助电子设 计工程师在

2、计算机上完成电路的各种设计， 使得硬件设计如同软件设计一样方便快捷， 为数 字系统设计带来了极大的灵活性。 与早期的电子 CAD 软件相比， EDA 软件的自动化程度更高， 功能更完善， 运行速度更快， 而且操作界面友好，有良好的数据开放性、互换性和兼容性。因此，EDA 技术很快在世界各 地的电子电路设计领域得到了广泛应用，并已成为新一代电子技术发展的重要方向。 现代 EDA 技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力。以 VHDL 语言为代表的硬件描述语言是各种描述方法中最能体现 EDA 优越性的描述方法，并于 1984 年被 IEEE 确定为标准化的硬件描述语言。它有强大的

3、行为描述能力和多层次的仿真模拟， 程序结构规范，VHDL 综合器性能日益完善，设计效率较高。 本文利用 VHDL 语言和相应器件设计数字频率计， 并利用 MAX+plus II 对 VHDL 的源设计 进行编译、优化、逻辑综合,进行波形仿真。 2频率计工作原理频率计工作原理 VHDL 具有支持自顶向下(Top to Down)和基于库(LibraryBased)的设计特点,因此设计 者可以不必考虑具体的器件工艺结构，从系统级开始，在顶层进行系统的结构设计,在方框 图一级用 VHDL 对电路的行为进行描述,并进行仿真和纠错,然后在系统一级进行验证,最后 再用逻辑综合优化工具生成具体的门级逻辑电路

4、的网表,下载到具体的相应器件中去。 频率信号易于传输，抗干扰性强，可以获得较好的测量精度。因此，频率检测是电子测 量领域最基本的测量之一。 本文的数字频率计是按照计算每秒内待测信号的脉冲个数的基本 原理来设计，此时我们取闸门时间为 1 秒。 数字频率计的关键组成部分包括一个测频控制信号发生器、一个计数器和一个锁存器， 另外包含外电路的信号整形电路、脉冲发生器、译码驱动电路和显示电路，其原理框图如图 1 所示。 图 1 数字频率计原理框图 工作原理：系统正常工作时，脉冲信号发生器输入 1Hz 的标准信号，经过测频控制信号 发生器的处理，2 分频后即可产生一个脉宽为 1 秒的时钟信号，以此作为计数闸门信号。测 量信号时， 将被测信号通过信号整形电路,产生同频率的矩形波,输入计数器作为时钟。 当计 信号整形电路 计数器 锁存器 译码驱动电路 数码显示 脉冲发生器 测频控制信号发生器 数闸门信号高电平有效时，计数器开始计数，并将计数结果送入锁存器中。设置锁存器的好 处是显示的数据稳定， 不会由于周期性的清零信号而不断闪烁。 最