数字逻辑课程设计报告---数字钟

《数字逻辑课程设计报告---数字钟》由会员分享，可在线阅读，更多相关《数字逻辑课程设计报告---数字钟（11页珍藏版）》请在毕设资料网上搜索。

1、 一、一、实验题目和功能描述实验题目和功能描述 题目：数字钟数字钟 功能： (1)计时和显示功能： 采用 24 小时计时并以十进制数字显示时、 分、秒； (2)校时功能：当数字钟走时有偏差时，应能手动校时 (3)整点报时：当数字钟跳到整点的时候启动蜂鸣器进行报时 二、设计要求二、设计要求 1.显示时分秒的十进制数字显示，采用 24 小时制。 2.校时功能。 3.报时功能。 三三、设计思路、设计思路 1.功能简介： 数字中实际是一个对标准 1Hz 信号进行计数的计数电路， 下图是 数字钟系统的框图。 手动校时 1kHz时钟信号 校时模式选择 分频器 时、分、秒 计数器模块 校 时 模块 时 钟

2、数 码 显示 扫描、 译码 器模 块 蜂鸣器 振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号 输入计数器进行计数，并把累计结果以“时” 、 “分” 、 “秒”的数字显 示出来。秒计数器电路计满 60 后触发分计数器电路，分计数器电路 计满 60 后触发时计数器电路， 当计满 24 小时后又开始下一轮的循环 计数。 当时钟时间与标准时间不同时， 可通过校时电路进行校时： K1 键， 模式选择， 选择校时状态， 第一次为校时， 第二次较分， 第三次较秒。 K2 键，手动校时，按住不放时调整时间，松开停止调整。 另外，计时过程要具有报时功能，当时间到达整点时，蜂鸣器响 1 次。 2.数字钟

3、结构设计： （1）分频器电路模块：counter1k 主体结构由三块 74160 计数器级联而成。 输入为 1kHz 时钟信号， 即可产生 输出 1Hz 和 100Hz 两种方波信号。画好原理图后，将其设置成可 调用元件， 以备高层设计使用。 （2）小时计数模块：hour 小时计数模块有两块 74160 级联组成 24 进制计数器，每一小时 计数一次， 即当分和秒为“59 分 59 秒” ， 在下一个脉冲作用下，该模块计 数一次。 计数器只显示 0h23h，当计数器运行到“23 时 59 分 59 秒”时， 在下一个脉冲作用下，数字中将显示“00 时 00 分 00 秒” 。 画好原理图后，将

4、其设置成可调用元件，以备高层设计使 用。 （3）分秒计数模块：min、sec 分秒计数器都是有两块 74160 级联而成的 60 进制计数器。 分 钟计数器每一分钟计数一次，即当秒为“59 秒” ， 在下一个脉冲 作用下，该模块计数一次。计数器只显示 0m59m。秒计数模块 在一个时钟信号下计数一次，计数器只显示 0s59s。画好原理 图后，将其设置成可调用元件，以备高层设计使用。 （4）校时电路模块：count_control 创建文本输入文件，把校时电路模块的 HDL 输入文本，并创建 该元件。 （5）选择扫描模块：select_disp 创建文本输入文件，把该模块的 HDL 输入文本，然后创建该元 件。 （6）七段译码器模块：deled 创建文本输入文件，把七段译码器的 HDL 输入文本，然后创建 该元件。 四：设计原理图 1.1.总电路原理图：总电路原理图： 2，小时计时电路图 2.分钟计时电路图 4.秒钟计时电路图 5.计时的切换（由（由 count_controlcount_control 实现）实现） 相关模块的 ADHL 源代码： （1 1）.