电子线路课程设计---终极裁判表决电路的设计

《电子线路课程设计---终极裁判表决电路的设计》由会员分享，可在线阅读，更多相关《电子线路课程设计---终极裁判表决电路的设计（9页珍藏版）》请在毕设资料网上搜索。

1、 电子线路电子线路课程设计课程设计 裁判表决电路裁判表决电路的设计与仿真的设计与仿真 专业名称 通信工程 班级学号 4091128 学生姓名 指导教师 设计时间 2011.6.282011.7.8 1 课程设计任务书课程设计任务书 专业：专业：通信通信工程工程 学号学号：4091128 学生学生姓名（签名） ：姓名（签名） ： 一、设计实验条件一、设计实验条件 Multisim 仿真软件、MathType 公式编辑软件、计算机 二、设计任务二、设计任务及要求及要求 1. 根据设计课题要求，查阅相关资料； 2. 通过设计方案的比较及所得逻辑器件，拿出最优的设计方案； 3. 完成电路的安装、测试；

2、 4. 编写设计、安装、测试报告； 5. 总结心得体会。 三、设计三、设计报告报告的内容的内容 1. 设计题目与设计任务 2. 前言 3. 设计主体 4. 心得体会 5. 参考文献 四、设计时间与安排四、设计时间与安排 1、设计时间：、设计时间： 2 周 2、设计时间安排：、设计时间安排： 熟悉实验设备、收集资料：3.5 天 设计图纸、实验、计算、程序编写调试：3.5 天 编写课程设计报告：2 天 2 答辩：1 天 设计题目：设计题目：裁判表决电路裁判表决电路的设计与仿真的设计与仿真 3 一、一、设计题目与设计任务设计题目与设计任务 设计题目：裁判表决电路的设计与仿真 设计任务：设计一个 4

3、个裁判表决电路，其中 A 裁判为主裁判，B、C、D 为副 裁判；表决规则为：1）少数服从多数；2）当同意和反对人数相同时，服从主裁 判。电路设计规则为：同意用逻辑“1”表示，反对用逻辑“0”表示。电路输出 Y 等于“0”表示决议不通过，等于“1”表示决议通过。要求：写出输出 Y 的最简 与或表达式。用仿真技术模拟实现上述功能。 二二、前言前言 设计目的及意义：训练学生综合运用学过的数字电路的基本知识，独立设计 比较复杂的数字电路能力，并能够在软件平台上搭建并仿真。通过课程设计学生 应掌握设计所用硬件电路的工作原理， Multisim 软件的使用方法， 能够熟练地利用 Multisim 设计、调

4、试数字电路系统，独立完成设计、安装、测试全过程。 三三、设计主体、设计主体 1 1、设计原理、设计原理 （1 1）逻辑赋值：逻辑赋值： 设裁判四人分别为 A B C D，表决结果为 Y，裁判通过输出为 1，不通过输出 为 0；最终表决结果通过输出为 1，不通过输出为 0。 （2 2）列写列写真值表真值表，如，如表表 1 1 所示所示： 表 1 真值表 A B C D Y 4 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 （3 3）由由真值表得出逻辑表达式：真值表得出逻辑表达式： Y=AB+AD+AC+BCD （4 4）选定器件类型为小规模集成电路。选定器件类型为小规模集成电路。 （5 5）将逻辑函数式变换成适当的形