数字电子电路课程设计---数字钟

《数字电子电路课程设计---数字钟》由会员分享，可在线阅读，更多相关《数字电子电路课程设计---数字钟（11页珍藏版）》请在毕设资料网上搜索。

1、 指导老师：指导老师： 学生姓名：学生姓名： 学学 号：号： 专专 业：电子信息工程业：电子信息工程 班班 级：级： 系系 别：电气工程与自动化学院别：电气工程与自动化学院 设计时间：设计时间： 目目 录录 一一. 概述概述1 二二. 设计要求和任务设计要求和任务1 三三. 设计原理及方框图设计原理及方框图1 四四. 各部分电路的设计及实现各部分电路的设计及实现2 五五. 总体电路图设计总体电路图设计6 六六. 安装安装与调试与调试6 七七. 主要实验器材主要实验器材8 八八. 收获与体会收获与体会9 九九. 参考文献参考文献9 数字钟电路的设计 一一、 概述概述 数字钟已成为人们日常生活中不

2、可少的必需品，给人们的生活，学习，工作 带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装 置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动 装置等特点。此外，本数字钟还具有整电报时、定时响闹功能。 二二、 设计要求和任务设计要求和任务 1、设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“12 翻 1” 。 2、当电路出现走时误差时，电路具有校时功能。要求手动快校时、快校分或 慢校时、慢校分。 3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 4、要求电路具有定时响闹功能。 三三、 设计原理及方框图设计原理及方框图 数字钟

3、实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间 不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时 标准的 1kHZ 时间信号必须做到准确稳定。构成方框图如下： 分显示器 时显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 秒计数器 分计数器 分频器 震荡器 整点报时 电路 校时电路 定时控制 电路 图 1 由图可见：本数字钟电路主要由震荡器、分频器、校时电路、时分秒计数器、 译码显示器及整点报时电路、定时控制电路构成。它们的工作原理是：由震荡器 产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲” 送入秒计数器，秒计数器采用 60

4、进制计数器，每累计 60 秒发出一个“分脉冲” 信号，该信号作为分计数器的脉冲信号，分计数器也采用 60 进制计数器，每累 计 60 分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用 12 进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显 示器，通过六位 LED 七段显示器显示出来。校时电路用来对时、分显示数字进行 调整；整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音 频发生器实现报时；定时控制电路由指定时刻发出的信号，驱动音响电路。 四、四、 各部分电路的设计及实现各部分电路的设计及实现 1震荡器电路 震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度， 主要取决于时间标准信号的频率及稳定度。一般来说，震荡器