数字时钟的Multisim设计与仿真课程设计
《数字时钟的Multisim设计与仿真课程设计》由会员分享,可在线阅读,更多相关《数字时钟的Multisim设计与仿真课程设计(8页珍藏版)》请在毕设资料网上搜索。
1、 数字时钟的数字时钟的 Multisim 设计和仿真设计和仿真 一、一、设计和仿真要求设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1. 设计一个设计一个 24 或或 12 小时制的数字时钟。小时制的数字时钟。 2. 要求:计时、显示精确到秒;有校时功能。采用中小规模集成电路设计。要求:计时、显示精确到秒;有校时功能。采用中小规模集成电路设计。 3. 发挥:增加闹钟功能。发挥:增加闹钟功能。 二、二、总体设计和电路框图总体设计和电路框图 1. 设计思路设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由 555 定时器构成。 3).计时电路中采
2、用两个 60 进制计数器分别完成秒计时和分计时; 24 进制计数器 完成时计时;采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 2. 电路框图电路框图 三、三、子模块具体设计子模块具体设计 1. 由由 555 定时器构成的定时器构成的 1Hz秒时钟信号发生器秒时钟信号发生器。 由下面的电路图产生 1Hz的脉冲信号作为总电路的初输入时钟脉冲。 分计数器分计数器 时计数时计数器器 秒计数器秒计数器 译码器译码器 译码器译码器 译码器译码器 校时电路校时电路 秒信号发生器秒信号发生器 数码管显示数码管显示 数码管显示数码管
3、显示 数码管显示数码管显示 图 1. 数字钟电路框图 - 2 - 2. 分、秒计时电路分、秒计时电路及显示部分及显示部分 在数字钟的控制电路中,分和秒的控制都是一样的,都是由一个十进制计数 器和一个六进制计数器串联而成的,在电路的设计中我采用的是统一的器件 74LS160D 的反馈置数法来实现十进制功能和六进制功能,根据 74LS160D 的结构 把输出端的 0110(十进制为 6)用一个与非门 74LS00 引到 CLR 端便可置 0,这 样就实现了六进制计数。 由两片十进制同步加法计数器 74LS160 级联产生,采用的是异步清零法。 显示部分用的是七段数码管和两片译码器 74LS48D。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 Multisim 设计 仿真 课程设计
