1、 数字时钟的数字时钟的 Multisim 设计和仿真设计和仿真 一、一、设计和仿真要求设计和仿真要求 学习综合数字电子电路的设计、实现和调试 1. 设计一个设计一个 24 或或 12 小时制的数字时钟。小时制的数字时钟。 2. 要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。 3. 发挥：增加闹钟功能。发挥：增加闹钟功能。 二、二、总体设计和电路框图总体设计和电路框图 1. 设计思路设计思路 1).由秒时钟信号发生器、计时电路和校时电路构成电路。 2).秒时钟信号发生器可由 555 定时器构成。 3).计时电路中采
2、用两个 60 进制计数器分别完成秒计时和分计时； 24 进制计数器 完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 2. 电路框图电路框图 三、三、子模块具体设计子模块具体设计 1. 由由 555 定时器构成的定时器构成的 1Hz秒时钟信号发生器秒时钟信号发生器。 由下面的电路图产生 1Hz的脉冲信号作为总电路的初输入时钟脉冲。 分计数器分计数器 时计数时计数器器 秒计数器秒计数器 译码器译码器 译码器译码器 译码器译码器 校时电路校时电路 秒信号发生器秒信号发生器 数码管显示数码管显示 数码管显示数码管
3、显示 数码管显示数码管显示 图 1. 数字钟电路框图 - 2 - 2. 分、秒计时电路分、秒计时电路及显示部分及显示部分 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数 器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件 74LS160D 的反馈置数法来实现十进制功能和六进制功能，根据 74LS160D 的结构 把输出端的 0110（十进制为 6）用一个与非门 74LS00 引到 CLR 端便可置 0，这 样就实现了六进制计数。 由两片十进制同步加法计数器 74LS160 级联产生，采用的是异步清零法。 显示部分用的是七段数码管和两片译码器 74LS48D。
4、 3. 时计时电路时计时电路及显示部分及显示部分 由两片十进制同步加法计数器 74LS160 级联产生，采用的是同步置数法， u1 输出端为 0011（十进制为 3）与 u2 输出端 0010（十进制为 2）经过与非门接 两片的置数端。 显示部分用的是七段数码管和两片译码器 74LS48D。 图 2. 时钟信号发生电路 图 3. 分秒计时电路 - 3 - 4. 校时电路校时电路 校时电路采用开关控制时、 分、 秒计数器的时钟信号为校时脉冲以完成校时。 如图，当开关 A,B 闭合，C,D 断开时，电路进行正常的计时工作；当开关 A,B 断开，C,D 闭合时，就可以自动进行校时。当然也可以手动校准
5、时间，这是 需要不断地闭合、断开开关，每次只改变一个数。其中 C 是校时开关,D 是较分 开关，开关 E 用来控制秒得校准，断开时，秒显示为 0。 四、整体电路原理图四、整体电路原理图 整体电路共分为五大模块： 脉冲产生部分、 计数部分、 译码部分、 显示部分、 校时部分。主要由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码 /驱动器、LED 七段显示数码管、时间校准电路构成。 数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管 连接起来， 组成十进制数码显示电路， 即时钟显示。 要完成显示需要 6 个数码管， 八段的数码管需要译码器械才能显示，然后要实现时、分、秒
6、的计时需要 60 进 制计数器和 24 进制计数器，在在仿真软件中发生信号可以用函数发生器仿真， 频率可以随意调整。60 进制可能由 10 进制和 6 进制的计数器串联而成，频率振 荡器可以由晶体振荡器分频来提供， 也可以由555定时来产生脉冲并分频为1Hz。 计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校 时、校分。 图 4. 时计时电路 图 5. 校时电路 - 4 - 五、仿真结果五、仿真结果 1. 1hz脉冲产生电路仿真脉冲产生电路仿真 振荡器可由晶振组成，也可以由 555 与 RC 组成的多谐振荡器。由 555 定时器 得到 1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要 的信号。仿真分析开始前可双击仪器图标打开仪器面板。准备观察被测试波形。 按下程序窗口右上角的启动停止开关状态为 1，仿真分析开始。若再次按下， 启动停止升关状态为 0，仿真分析停止。电路启动后，需要调整示波器的时基 和通道控制，使波形显示正常。 为了便于观察特把频率加大。由图可见，所设计的电路可以产生方波。 图 6. 整体电路图 - 5 - 2. 脉冲输出电
