单片机课程设计(数字频率计)

《单片机课程设计(数字频率计)》由会员分享，可在线阅读，更多相关《单片机课程设计(数字频率计)（16页珍藏版）》请在毕设资料网上搜索。

1、 单片机原理与应用课程设计报告 一、任务技术指标 根据单片机课程所学内容，结合其他相关课程知识，设计一个数字频率计，以加深对单 片机知识的理解，本设计以 MCS-51 系列单片机为核心，采用常用电子器件设计。利用单片 机的定时器和计数器实现对方波信号的频率测量，闸门时间可选 0.1 秒、1 秒、10 秒，采用 六位 LED 显示测量的频率。 二、总体设计思想 1、基本原 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的 方法对正弦波、方波、三角波的频率进行自动的测量。 所谓“频率” ，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔 T 内 测得这个周

2、期性信号的重复变化次数 N，则其频率可表示为 f=N/T。其中脉冲形成电路的作 用是将被测信号变成脉冲信号，其重复频率等于被测频率 fx。时间基准信号发生器提供标准 的时间脉冲信号，若其周期为 1s，则门控电路的输出信号持续时间亦准确地等于 1s。闸门电 路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译 码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数 N 是在 1 秒时间内的累计数，所以被测频率 fx=NHz。 本系统采用测量频率法，可将频率脉冲直接连接到 AT89C51 的 T0 端，将 T/C1 用做定时 器。T/C0 用做计数器。

3、在 T/C1 定时的时间里，对频率脉冲进行计数。在 1S 定时内所计脉冲 数即是该脉冲的频率。见图 1： 图 1 测量时序图 由于 T0 并不与 T1 同步，并且有可能造成脉冲丢失，所以对计数器 T0 做一定的延时， 以矫正误差。具体延时时间根据具体实验确定。 单片机原理与应用课程设计报告 2、系统框图 本频率计的数据采集系统主要元器件是单片机 AT89C51， 由它完成对待测信号频率的计 数和结果显示等功能，外部还要有分频器、显示器等器件。可分为以下几个模块：放大整形 模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD 显示模块。 图 2 系统框图 三、具体设计 1.总体设计电路 图

4、 3 频率计原理图 显 示 时 基 电 路 倍 频 锁 相 放 大 整 形 单 片 机 被 测 信 号 单片机原理与应用课程设计报告 2.模块设计 (1)、硬件系统构成： 本频率计的数据采集系统主要元器件是单片机 AT89C51，由它完成对待测信号频率的计 数和结果显示等功能，外部还要有分频器、显示器等器件。可分为以下几个模块：放大整形 模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD 显示模块。系统框图如下图 2： 图 2 系统框图 (2)、AT89C51 单片机及其引脚说明： 89C51 是一种高性能低功耗的采用 CMOS 工艺制造的 8 位微控制器， 它提供下列标准特 征：4K

5、 字节的程序存储器，128 字节的 RAM,32 条 I/O 线，2 个 16 位定时器/计数器, 一个 5 中断源两个优先级的中断结构，一个双工的串行口, 片上震荡器和时钟电路。 引脚说明： VCC：电源电压 GND:地 P0 口：P0 口是一组 8 位漏极开路型双向 I/O 口，作为输出口用时，每个引脚能驱动 8 个 TTL 逻辑门电路。当对 0 端口写入 1 时，可以作为高阻抗输入端使用。 当 P0 口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。 在这种模式下，P0 口具有内部上拉电阻。 在 EPROM 编程时，P0 口接收指令字节，同时输出指令字节在程序校验时

6、。程序校验时 需要外接上拉电阻。 P1 口：P1 口是一带有内部上拉电阻的 8 位双向 I/O 口。P1 口的输出缓冲能接受或输出 4 个 TTL 逻辑门电路。当对 P1 口写 1 时，它们被内部的上拉电阻拉升为高电平，此时可以作 为输入端使用。当作为输入端使用时，P1 口因为内部存在上拉电阻，所以当外部被拉低时会 输出一个低电流（IIL） 。 P2 口：P2 是一带有内部上拉电阻的 8 位双向的 I/O 端口。P2 口的输出缓冲能驱动 4 显 示 时 基 电 路 倍 频 锁 相 放 大 整 形 单 片 机 被 测 信 号 单片机原理与应用课程设计报告 个 TTL 逻辑门电路。当向 P2 口写 1 时，通过内部上拉电阻把端口拉到高电平，此时可以用作 输入口。作为输入口，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出电流（IIL） 。 P2 口在访问外部程序存储器或 16 位地址的外部数据存储器（例如 MOVX DPTR） 时，P2 口送出高 8 位地址数据。在这种情况下，P2 口使用强大的内部上拉电阻功能当输出 1 时。当利用 8 位地址线访问外部数据存储器时（