CMOS课程设计报告--低压CMOS带隙电压基准源设计
《CMOS课程设计报告--低压CMOS带隙电压基准源设计》由会员分享,可在线阅读,更多相关《CMOS课程设计报告--低压CMOS带隙电压基准源设计(12页珍藏版)》请在毕设资料网上搜索。
1、 CMOS 课程设计课程设计 -低压低压 CMOS 带隙电压基准源设计带隙电压基准源设计 学院: 信息科学与工程学院 专业: 电子科学与技术 一、一、 设计目的设计目的 在模数转换器(ADC )、 模转换器(DAC )、 数动态存储器 (DRAM ) 、 Flash 存 储器等集成电路设计中, 低温度系数、低功耗、高电源抑制比 ( PSRR )的基准源 (Reference ) 设计十分关键。 随着深亚微米集成电路技术的不断发展, 集成电路 的电源电压越来越低。目前,1. 8 V (0. 18m ) 和 1. 5 V (0. 15m ) 的电源电 压已开始广泛使用, 而 1. 2 V (0.
2、13m ) 和 0. 9 V (0. 09m) 的电源电压也即 将应用于存储器 (Memory) 及片上系统 (SOC ) 设计, 所以研究基于标准 CMOS工艺的低压基准源设计是十分必要的。 由于带隙基准源能够实现高电源抑制比和低温度系数, 是目前各种基准电压 源电路中性能最佳的基准源电路。 二、二、 设计要求设计要求 运放放大倍数大于 60db 带隙基准输出电压小于 50ppm 三、三、 设计原理设计原理 1.带隙基准电压源的原理 图 1 (a ) 为带隙基准电压源的原理示意图。双极晶体管的基极 2 发射极电 压 V B E (p n 结二极管的正向电压) , 具有负温度系数, 其温度系数
3、在室温下为 - 2. 2 mV/K。而热电压 VT具有正温度系数, 其温度系数在室温下为+ 0. 085 mV /K3。将 VT乘以常数 K 并和 VB E相加可得到输出电压 V REF V REF = VBE + KVT (1) 将式(1)对温度 T 微分并代入 VBE和 VT的温度系数可求得K ,它使 VREF的温 度系数在理论上为 0。VBE受电源电压变化的影响很小, 因而带隙基准电压的输 出电压受电源的影响也很小。 图 1 ( b)是典型的 CMOS 带隙电压基准源电路。两个 PNP 管 Q1、Q2的基极 -发射极电压差V BE V BE = VBE2 - VBE1 = V T ln(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 课程设计 报告 低压 电压 基准 设计
