1、 CMOS 课程设计课程设计 -低压低压 CMOS 带隙电压基准源设计带隙电压基准源设计 学院： 信息科学与工程学院 专业： 电子科学与技术 一、一、 设计目的设计目的 在模数转换器(ADC )、 模转换器(DAC )、 数动态存储器 (DRAM ) 、 Flash 存 储器等集成电路设计中, 低温度系数、低功耗、高电源抑制比 ( PSRR )的基准源 (Reference ) 设计十分关键。 随着深亚微米集成电路技术的不断发展, 集成电路 的电源电压越来越低。目前，1. 8 V (0. 18m ) 和 1. 5 V (0. 15m ) 的电源电 压已开始广泛使用, 而 1. 2 V (0.
2、13m ) 和 0. 9 V (0. 09m) 的电源电压也即 将应用于存储器 (Memory) 及片上系统 (SOC ) 设计, 所以研究基于标准 CMOS工艺的低压基准源设计是十分必要的。 由于带隙基准源能够实现高电源抑制比和低温度系数, 是目前各种基准电压 源电路中性能最佳的基准源电路。 二、二、 设计要求设计要求 运放放大倍数大于 60db 带隙基准输出电压小于 50ppm 三、三、 设计原理设计原理 1.带隙基准电压源的原理 图 1 (a ) 为带隙基准电压源的原理示意图。双极晶体管的基极 2 发射极电 压 V B E (p n 结二极管的正向电压) , 具有负温度系数, 其温度系数
3、在室温下为 - 2. 2 mV/K。而热电压 VT具有正温度系数, 其温度系数在室温下为+ 0. 085 mV /K3。将 VT乘以常数 K 并和 VB E相加可得到输出电压 V REF V REF = VBE + KVT (1) 将式(1)对温度 T 微分并代入 VBE和 VT的温度系数可求得K ,它使 VREF的温 度系数在理论上为 0。VBE受电源电压变化的影响很小, 因而带隙基准电压的输 出电压受电源的影响也很小。 图 1 ( b)是典型的 CMOS 带隙电压基准源电路。两个 PNP 管 Q1、Q2的基极 -发射极电压差V BE V BE = VBE2 - VBE1 = V T ln(
4、J2/J1) ( 2) ( 2) 式中, J1 和 J2 是流过 Q1 和 Q2 的电流密度。 运算放大器的作用使电路处于 深度负反馈状态, 使得节点 1 和节点 2 的电压相等。即 V BE2 = I1R 1 + V BE1 (3) V BE = V BE2 - V BE1 = I1R 1 (4) 图 1 传统的带隙基准电压源: (a) 带隙基准源原理图; (b) 典型的带隙基准源电路 由图 1 (b) 可得 V REF = V B E2 + I2R 2 (5) 通过 M 1 和 M 2 的镜像作用 , 使得 I1 和 I2 相等, 结合式 (4) 和式 (5) 可得 V REF = V B
5、 E2 +V BER2/R1 = V BE2 +V TR2/R 1 ln (J2/J1) = V BE2 +V TR 2/R 1 ln (A1/A2) (6) (6) 式中, A 1 和 A 2 是 Q1和Q2的发射极面积。 比较式 (5) 和 (1 ) , 可得常 数 K K =V TR2/R 1 ln (A1/A2) (7) 在实际设计中, K 值即为 (7) 式表示。 传统带隙基准源结构能输出比较精确的电压,但其电源电压较高 (大于 3 V ) , 且基准输出电压范围有限 (1. 2 V 以上)。 要在 0. 9 1. 8 V 的电 源电压下得到 1. 2 V 以下的精确基准电压, 就必
6、须对基准源结构上进行改 进和提高。 2.CMOS 带隙电压基准源 (BGR) 基于 TSMC 0. 35m CMOS 工艺 (NMOS 阈值电压为 0. 536 V , PMOS 的阈值电压为- 0. 736V ) , 采用一级温度补偿、电流反馈技术设计的低压带 隙基准源电路 (BGR ) 如图 2 所示, 其工作原理与传统的带隙基准源电路 相似。 低压带隙基准源的电流源不仅用于提供基准输出所需的电流, 也用于 产生差分放大器所需的电流源偏置电压, 简化了电路和版图设计。为了与 CMOS标准工艺兼容, PN P 管采用集电极接地结构 6 , Q2 和 Q1 的发射极 面积的比率为 N ,流过 Q1和 Q2 的电流相等, 这样VBE 就等于V T ln(N )。 流过电阻 R 1 的电流 I4 是与热力学温度成正比的。 流过 M 2、 M 3、 M 4 的 电流相等( I1 = I2= I3)。 I1 =V T ln (N )/R 1 +V BE/R3
