数字电路电子时钟课程设计
《数字电路电子时钟课程设计》由会员分享,可在线阅读,更多相关《数字电路电子时钟课程设计(11页珍藏版)》请在毕设资料网上搜索。
1、数字电路电子时钟课程设计 1 数字电路电子时钟课程设计 整个数字钟由时间计数电路、 晶体振荡电路、 校正电路、 整点报时电路组成。 其 中以校正电路代替时间计数电路中的时、分、秒之间的进位,当校时电路处于正 常输入信号时,时间计数电路正常计时,但当分校正时,其不会产生向时进位, 而分与时的校位是分开的,而校正电路也是一个独立的电路。电路的信号输入由 晶振电路产生,并输入各电路 方案论证:方案一数字电子钟由信号发生器、 “时、分、秒”计数器、译码 器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基 信号,它直接决定计时系统的精度,一般用 555 构成的振荡器加分频器来实现。
2、优点:数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式 时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因 此得到了广泛的使用。 方案二秒、分计数器为 60 进制计数器,小时计数器为 24 进制计数器。实 现这两种模数的计数器采用中规模集成计数器 74LS90 构成。 优点:简单易懂,比较好调试。 1 设计原理数字电子钟由信号发生器、 “时、分、秒”计数器、译码器及显示 器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号,它 直接决定计时系统的精度,一般用 555 构成的振荡器加分频器来实现。将标准秒 脉冲信号送入“秒计数器” ,该计数器采用 6
3、0 进制计数器,每累计 60 秒发出一 个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采 用 60 进制计数器, 每累计 60 分, 发出一个 “时脉冲” 信号, 该信号将被送到 “时 计数器” 。 “时计数器”采用 24 进制计数器,可以实现一天 24h 的累计。译码显 示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位 LED 显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信 号,然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字 数字电路电子时钟课程设计 2 进行校对调整。其数字电子钟系统框图如下: 时 显 示
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 电子 时钟 课程设计
