外文翻译--基于3GPP-LTE标准的并行Turbo码解码器ASIC设计与实现（译文）

《外文翻译--基于3GPP-LTE标准的并行Turbo码解码器ASIC设计与实现（译文）》由会员分享，可在线阅读，更多相关《外文翻译--基于3GPP-LTE标准的并行Turbo码解码器ASIC设计与实现（译文）（19页珍藏版）》请在毕设资料网上搜索。

1、PDF外文：http:/   中文 8800 字  出处： Studer C, Benkeser C, Belfanti S, et al. Design and implementation of a parallel turbo-decoder ASIC for 3GPP-LTEJ. Solid-State Circuits, IEEE Journal of, 2011, 46(1): 8-17. 译文          学院： 计算机科学与工程学院  专业： 通信工程  学号：  姓名：

2、 指导老师：     二零一一年六月      基于 3GPP-LTE 标准的并行 Turbo 码解码器ASIC 设计与实现  ChristophStuder,IEEE 学生会员， Christian Benkeser,IEEE 会员， SandroBelfanti，黄秋庭， IEEE 会   摘要 考虑到计算的复杂度和的移动设备的功率消耗，基于 3GPP-LTE（长期演进）无线通信标准的 Turbo 码解码是最具有挑战性的任务之一。本文研究了使用多个软输入输出解码器并行工作技术的 Turbo 码解码器，这种解码器

3、可以达到 LTE 峰速 326.4Mb/s。为了显示我们设计方案的效果，我们实现了一个 0.13m 工艺， 3.572,基四 8X 并行 Turbo 解码ASIC 电路，得到了 390Mb/s 解码速率。在目前产业上更具实际意义的 LTE 标志性速率100Mb/s 条件下，本 Turbo 码解码器只消耗 69mW 的功率。   关键词   ASIC 实现，低功耗， LTE，并行 Turbo 码解码器，基四， 3G 移动通信  一  简介  在过去的几 年里， 3G 无线通信标准，比如 HSDPA【 2】，已经稳固地确立了自己在以数据传输为中心的

4、通信技术中的支柱地位。智能手机、上网本和其他移动宽带设备的出现引领了一个无线应用吞吐量激增的纪元。迅速增长的无线数据传输需求现在开始阻碍网络的运行，运营商在寻求新的技术以支持比 HSDPA 更高的数据速率。最近，新的空中接口标准 LTE（长期演进）【 3】已经被 3GPP 组织确定，旨在能在最近几年内提供 30 倍以上的数据速率（相比于 HSDPA）。理论上， LTE 支持高达 326.4Mb/s 的速率，但是产业界准备在最近 12年内实现第一个关 键速率 100Mb/s。  LTE 使用 Turbo 码来保证可靠通信。使用多个同时工作的软输入输出（ SISO）解码器的并行Turbo

5、 码解码将成为达到 LTE 要求的数据速率的关键。但是，考虑到计算的复杂度和功耗，它的实现也将是整个通信体系实现的主要挑战之一。事实上，最近报道的并行 Turbo 码解码器中【 5】 -【 7】，没有一个能够达到 LTE 标准速率，或者在标志性的 100Mb/s 速率下实现电池可支持的 100mW 以下理想功耗，这些都说明了这种解码器的设计是很难的。  1）本文工作：我们讨论了考虑功耗效率的 LTE 高吞吐率并行 Turbo 码解码概念与结构。为此，我们研究了关键参数 -吞吐率面积比，并优化了最关键的设计模块。为减小设计固有的交织器瓶颈，我们设计了一种存储器结构，它能提供 LTE 要

6、求的带宽，呈现一种适合所有最大矢量化无竞争交织器的通用方案 主从分配网络。我们进一步详细说明了能满足高吞吐率的基四 SISO Turbo 解码器结构。为了证明我们的观点，我们展示了一种 8X 并行 ASIC模型。它能达到 LTE 峰速，并在 100Mb/s 的标志速率下实现低功耗运行。最后我们把它与其他解码器进行关键参数比较。  2）文章纲要：文章剩余部分如下安排：第二部 分回顾了 Turbo 码解码原理，并详细介绍了SISO 解码相关算法；第三部分介绍了并行 Turbo 码解码结构，并研究了吞吐率面积比；第四部分详细介绍而了交织器的结构；第五部分介绍了 SISO 的结构；第六部分展

7、示了 AISC实现结果以及本方案与其他现存方案的比较结果；第七部分对全文作了总结。    二  基于 LTE 标准的 Turbo 码译码  Turbo 码【 8】 ,以其能够逼近香农容限和服从硬件高效实现的性质，已经被包括 HSDPA【 2】和 LTE【 3】在内的很多无线通信标准采用。图 1 的左半部分（ LHS）是 LTE 指定的 Turbo 码编码器， 它由一路馈通，两个反馈卷积编码器（ CEs）和一个交织器组成。馈通信号传递一个包含 K 个信息比特的码组 ， k=0,K-1,到编码器输出端。这些比特被称为系统比特 xks =xk。第一个 CE 根

8、据系统比特生成一列分量比特序列 xkp1。第二个 CE 根据交织后的信息序列 x(k),并生成第二列分量比特序列 xkp2，其中 (k)表示地址 K 交织后地址。这之后系统比特和两个分量比特一起通过无线信道被传输。在接收端，一个软输出检测器以传输比特 xks， xkp1，xkp2【 8】的对数似然概率（ LLRs）形式计算信息置信度；计算 得到的 LLRs： Lks 、 Lkp1、 Lkp1表示相应信号为 0/1 的可能性。 图 1 左：并联 Turbo 码编码器。右： Turbo 码解码器简化框图  1  Turbo 码解码算法  Turbo 码解码通常按照【

9、8】提供的算法执行。图 1 的右半部分（ RHS）描述了其主要思想，也就是通过在两个 SISO 解码器（ SDs）间不断迭代交换外部 LLRs LkE1和 LkE2以持续提高纠错性能。第一个和第二个 SD 分别执行第一列和第二列卷积码的解码。信号依次通过第一个和第二个 SD 被称为完成一次迭代；如果只通过一个 SD 则成为完成 1/2 迭代。每个分组码进行的总迭代次数由 I 表示（比如， 11 次 1/2 迭代对应 I=5.5）。  每个 SD 根据输入 LLR 计算传输比特的内在后验信息 LLRs LkD1、 LkD1。这些输入信息包括：未交织系统信息 LLRsLks 、或者交织后系统信息 LLRs L(k)s ，以及分量信息 LLRs Lkp1、 Lkp1，还有名为先验信息 LLRs 的 LkA1， LkA2。对于首次 1/2 迭代，先验信息 LLRs 被置零（比如 LkA1 = 0，k）。在后续的迭代中，每个 SD i 1,2得到外部信息 LkEi = LkDi (Lks LkAi )。这些外部 信息在下一 1/2 迭代中被另一 SD 用作先验信息，比如 LkA1 = L1(k)E2 ,LkA2 = L(k)E1 （见图 1）。在一定次数迭代后， Turbo 码解码器内在信息 LLRs 的符号生成信息比特估计结果。