EDA课程设计--用VHDL语言实现数字钟的设计

《EDA课程设计--用VHDL语言实现数字钟的设计》由会员分享，可在线阅读，更多相关《EDA课程设计--用VHDL语言实现数字钟的设计（31页珍藏版）》请在毕设资料网上搜索。

1、 用用 VHDLVHDL 语言实现数字钟的设计语言实现数字钟的设计 2011 年 12 月 21 日 一、一、EDAEDA 课程设计的目的与任务课程设计的目的与任务 （一） 、掌握利用可编程逻辑器件和 EDA 设计工具进行电子系统设计的方法， 内容包括： （1）VHDL 程序设计、输入在 ise 平台上用 VHDL 描述系统的功能 （2）逻辑综合将源程序编译后，为设计系统选择一个电路实现方案，按照 这个方案进行逻辑综合和优化，生成 1 个电路网表文件 （3）功能仿真检查自己的设计是否达到和完成要求的逻辑功能 （4）设计实现布局、布线及配置，最后生成可以写到芯片中的目标文件 （5） 时序仿真是适

2、配到选定的芯片后进行的仿真， 它模拟芯片的实际动作， 仿真时间模型严格将门级延时计算在内，可以分析出竞争与冒险，时序仿真验证 过的电路与实际电路基本上已致。 （6）器件编程对器件编程下载 （7）测试 二、二、EDAEDA 课程设计的要求课程设计的要求 设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。用 6 个数码管显示时分秒，set 按钮产生第一个脉冲时，显示切换年月日，第 2 个 脉冲到来时可预置年份，第 3 个脉冲到来时可预置月份，依次第 4、5、6、7 用 VHDL 语言实现数字种的设计 个脉冲到来时分别可预置日期、时、分、秒，第 8 个脉冲到来后预置结束，正 常工作，显示

3、的是时分秒。Up 为高电平时，upclk 有脉冲到达时，预置位加 1. 否则减 1，还可以在此基础上增加其它功能。 用 VHDL 语言实现数字种的设计 用用 VHDLVHDL 语言实现数字钟的设计语言实现数字钟的设计 摘要摘要 随着 IT 行业的不断发展 EDA 技术在很多行业得到了广泛的应用，在很多 大学也开设了相应的课程，但只有理论知识不足以应对实际项目的开发，不足以 胜任更加庞大的系统开发。 本次课程设计旨在提高学生的实际动手能力和解决问 题的能力。 本文在该项目的实际设计中，就整体框架的设计，软件的开发，仿真，下 载，调试等过程进行了一一验证。在数字钟的设计中应用了元件例化的整体思路 实现，实现过程可分为分频，时分秒计数，时分秒置数，年月日计数，年月日置 数共五个部分，其中在年月日的计数中应用状态机的计数方法实现设计。 关键字：VHDL，元件例化，数字钟 用 VHDL 语言实现数字种的设计 目录目录 一、一、 EDAEDA 课程设计的目的与任务课程设计的目的与任务 二、二、 EDAEDA 课程设计的要求课程设计的要求 三、三、 摘要