EDA课程设计报告---简易逻辑分析仪的设计

《EDA课程设计报告---简易逻辑分析仪的设计》由会员分享，可在线阅读，更多相关《EDA课程设计报告---简易逻辑分析仪的设计（25页珍藏版）》请在毕设资料网上搜索。

1、 课程报告课程报告 设计课题: 简易逻辑分析仪简易逻辑分析仪 姓 名: 专 业: 电子信息工程 学 号: 日 期 2011 年 月 日20 年 月 日 指导教师: 目目 录录 1 1设计的任务与要求设计的任务与要求 2 2. .方案论证与选择方案论证与选择 3 3. .简易逻辑分析仪方案实现简易逻辑分析仪方案实现 （1）结构组成 （2）数据采集和存储部分 （3）逻辑状态与波形显示部分 （4）简易逻辑分析仪的软件流程： 5）实时波形存储与上下翻页 4 4. . 测试及结果分析测试及结果分析 5 5. .附录附录 简易逻辑分析仪简易逻辑分析仪的设计的设计 1. 设计的任务与要设计的任务与要求求 设

2、计并制作一个 8 路数字信号发生器与简易逻辑分析仪， 其结构框图如图 1 所示： 图 12.1. 简易逻辑分析仪系统结构框图 1.1 设计设计基本要求基本要求 基本要求 ： （1）制作数字信号发生器能产生 8 路可预置的循环移位逻辑信号序列，输出信 号为 TTL 电平，序列时钟频率为 100Hz，并能够重复输出。逻辑信号序列示例 如图 2 所示。 （2）制作简易逻辑分析仪 a具有采集 8 路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件 为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能 对被测信号进行一次采集、存储。 b 能利用模拟示波器清晰稳定地显示所采集到的 8

3、 路信号波形，并显示触发 点位置。 c8 位输入电路的输入阻抗大于 50k ，其逻辑信号门限电压可在 0.254V 范 围内按 16 级变化，以适应各种输入信号的逻辑电平。 d每通道的存储深度为 20bit。 图 12.2 重复输出循环移位逻辑序列 00000101 1.2 设计设计发挥部分发挥部分 （1）能在示波器上显示可移动的时间标志线，并采用 LED 或其它方式显示时间 标志线所对应时刻的 8 路输入信号逻辑状态。 （2）简易逻辑分析仪应具备 3 级逻辑状态分析触发功能，即当连续依次捕捉到 设定的 3 个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触 发点位置。3 级触发字可

4、任意设定（例如：在 8 路信号中指定连续依次捕捉到 两路信号 11、01、00 作为三级触发状态字） 。 （3）触发位置可调（即可选择显示触发前、后所保存的逻辑状态字数） 。 （4）其它（如增加存储深度后分页显示等） 。 2. 方案论证与选择方案论证与选择 2.1 数字信号发生器数字信号发生器方案方案 利用单片机内的定时器，产生计数溢出中断，从而实现信号频率要达到 100Hz的要求。 当改变拨段开关的预设值后，按下数字开关，单片机会重新读入 8 位数 据，并对改变后的数据进行读取和输出。 在中断程序中对信号实现循环右移和输出，每次中断到来的时候，单片 机便对输出端口输送一组信号。 图 1 数字信号发生器 2.2 逻辑分析仪的设计逻辑分析仪的设计 方案一：采用高性能单 CPU 系统实现，比如 32 位的 ARM 芯片作为控制系统 核心。如果采用此方案，可以很好的解决同时采样和控