EDA技术课程设计---8位加法器设计

《EDA技术课程设计---8位加法器设计》由会员分享，可在线阅读，更多相关《EDA技术课程设计---8位加法器设计（17页珍藏版）》请在毕设资料网上搜索。

1、 EDAEDA 技术技术课程课程设计设计 课题： 8 位加法器设计 系 别： 电气与电子工程系 专 业： 电子信息工程 姓 名： 学 号： 指导教师： 2011 年 6 月 24 日 - - 2 一、设计目的一、设计目的 . 3 二、设计要求二、设计要求 . 3 三、总体设计原理与内容三、总体设计原理与内容 . 3 1、设计的总体原理 . 3 2、设计内容 . 4 四、四、EDAEDA 设计及仿真设计及仿真 5 1、8 位加法器源程序 5 2、仿真结果及数据分析 . 12 五、硬件实现五、硬件实现 14 1、硬件实现步骤 14 2、硬件实现照片 15 六、六、设计总结设计总结 15 1、设计过

2、程中遇到的问题及解决方法 . 15 2、设计体会 16 3、对设计的建议 16 七、设计生成的电路图七、设计生成的电路图 16 八、参考文献八、参考文献 16 - - 3 一、一、设计目的设计目的 通过对 FPGA（现场可编程门阵列）芯片的设计实践，使学生掌握一般的 PLD（可编 程逻辑器件）的设计过程、设计要求、设计内容、设计方法，能根据用户的要求及工艺需 要进行电子芯片设计并制定有关技术文件。培养学生综合运用已学知识解决实际工程技术 问题的能力、查阅图书资料和各种工具书的能力、工程绘图能力、撰写技术报告和编制技 术资料的能力，受到一次电子设计自动化方面的基本训练。 培养学生利用 EDA 技

3、术知识，解决电子设计自动化中常见实际问题的能力，使学生 积累实际 EDA 编程。通过本课程设计的学习，学生将复习所学的专业知识，使课堂学习的 理论知识应用于实践，通过本课程设计的实践使学生具有一定的实践操作能力。 二、设计要求二、设计要求 1、由两个 4 位二进制并行加法器级联设计一个 8 位二进制并行加法器。 2、要求加数、被加数、和都在数码管上以十进制数显示出来。 3、完成该系统的硬件和软件的设计，调试好后并能实际运用。 三、总体设计三、总体设计原理与内容原理与内容 1、设计的总体原理 8 位加法器采用两个 4 位二进制并行加法器级联而成，输入一个 8 位二进制数，用 两个控制信号 EN1

4、，EN2 控制其是加数还是被加数，和用十进制显示. 设计一个 8 位二进制显示为十进制的子程序，并用蜂鸣器来指示是否有进位。 部分算法如下，低位相加并产生进位： qq(0):= not(A(0)XOR(NOT(B(0); sq(0):= not(qq(0) XOR (NOT(ci); if (A(0) xor B(0)=1) then cq(0):= ci; ELSE cq(0):=A(0); END if; 流程框图： - - 4 EN1，EN2 8位二进制数 A 存储 A代表加数 进位ci 相加 A代表被加数 输出进位co 十进制转换程序 蜂鸣器 EN1由0到1 EN2由0到1 当cout10时 wx=001 百位十位个位 wx=010wx=100 Clk2=010 Clk2=001 显示加数显示被加数 Clk=100 等待下一 个时钟信 号 图 1 2、设计内容 第一步，用按键输入一个 8 位二进制数，然后根据 EN1，EN2 的按键，选择输入的 - - 5 是加数还是被加数，最后根据位选值动态显