DSP最小系统课程设计---TMS320LF2407A最小系统的设计

《DSP最小系统课程设计---TMS320LF2407A最小系统的设计》由会员分享，可在线阅读，更多相关《DSP最小系统课程设计---TMS320LF2407A最小系统的设计（10页珍藏版）》请在毕设资料网上搜索。

1、DSPDSP 原理及应用课程设计原理及应用课程设计 - TMS320LF2407A 最小系统的设计 1 设计任务 设计的最小系统主要包括 TMS320LF2407A、RAM、电源芯片等。要求从原理 图设计开始，独立完成 PCB 的绘制，并编写验证程序（例如，用 XF 脚输出一个 方波） 。 2 总体方案 基于 DSP 的系统设计过程中，最小系统的设计是整个系统设计的第一步，系 统设计总是从最小系统开始，逐步向系统应用范围扩展，最终以 DSP 为核心的大 系统的设计。因此最小系统设计 DSP 设计的关键。DSP 最小系统的设计包括 DSP 电源和地线的设计，JTAG 仿真口的设计、复位和时钟电路

2、的设计、上拉和下拉 引脚的设计等。 3 硬件的设计 TMS320LF2407 锁相环电路、指示灯、 滤波电路 时 钟 复 位电路 TPS733 3Q电 源模块 RAM 存储模块 JTAG 仿 真电路 31 芯片芯片介绍介绍 3 31 11 TMS320LF2407A1 TMS320LF2407A 1该模块上的资源有 32 千字 FLASH 22 千字 SARAM，544 字 DARAM，外扩 64 千字的程序 ROM，64 千字的数据 RAM 3两个事件管理器 EVA 和 EVB 4可扩展外部存储器总共 192K 字空间：64K 程序存储器，64K 字数据存储器空 间，64K 字 I/O 寻址

3、空间 5看门狗定时模块 619 位 A/D 转换器 7控制局域网络 CAN 模块 8串行通信接口 SCI 模块 916 位串行外设 SPI 接口模块 10基于锁相环的时钟发生器 11高达 40 个可单独编程或复用的通用输入/输出引脚 GPIO 125 个外部中断 13电源管理包括 3 种低功耗模式，能独立地将外设器件转入低功耗工作模式 TCLKINA/IOPB7 37 PWM112/IOPE6 38 A13 39 PWM6/IOPB3 40 VSSO 41 VDDO 42 A12 43 PWM5/IOPB2 44 A11 45 PWM11/IOPE5 46 PWM5/IOPB2 47 A10

4、48 VSS 49 VDD 50 A9 51 PWM3/IOPB0 52 A8 53 PWM2/IOPA7 54 PWM10/IOPE4 55 PWM1/IOPA6 56 A7 57 VCCP 58 PWM9/IOPE3 59 TP1 60 A6 61 PWM8/IOPE2 62 TP2 63 A5 64 PWM7/IOPE1 65 VSSO 66 VDD0 67 A4 68 CAP6/IOPF1 69 CANRX/IOPC7 70 A3 71 CANTX/IOPC6 72 ADCIN10 109 ADCIN01 110 ADCIN09 111 ADCIN00 112 ADCIN08 113 VREFLO 114 VREFHI 115 VCCA 116 VSSA 117 MP/MC 118 BIO/IOPC1 119 READY 120 BOOT_EN/XF 121 ENA_144 122 XTAL1/CLKIN 123 XTAL2 124 VSSO 125 TCLKINB/IOPF5 126 D0 127 VSS 128 VDD 12