数字逻辑课程设计报告---四路抢答计分器

《数字逻辑课程设计报告---四路抢答计分器》由会员分享，可在线阅读，更多相关《数字逻辑课程设计报告---四路抢答计分器（16页珍藏版）》请在毕设资料网上搜索。

1、 1 数字逻辑课程设计 一、 设计题目 四路智能抢答计分器 二、 设计目的 1 初步掌握工程设计方法和组织实践的基本技能， 逐步熟悉开展 科学实践的程序和方法； 2 掌握数字电路布线、调试的基本技巧； 3 掌握数字系统的分析和设计方法； 4 能够熟悉的、合理的选用集成电路器件； 5 熟悉 Quartus II 软件的使用， 培养综合运用理论知识解决实际 问题的能力。 三、 设计内容 用中、小规模集成电路设计并制作一部四路智能抢答器，先 抢到的选手在30s的时间内答题， 并由主持人根据答题情况给分， 记录并分别显示每位选手的分数。 分析：分析： 抢答器是典型的数字电路系统，是利用数字电子器件完成

2、以 下功能： 2 1） 抢答即优先权编码； 2） 倒计时即计数器的级联； 3） 给分即译码并正负计数； 4） 显示时间、分数即 7 段数码管的显示应用。 因此，整个数字系统分为四个功能功能模块模块：抢答模块抢答模块，倒计时，倒计时 模块，加分模块和显示模块模块，加分模块和显示模块。模块功能如下表所示： 模块名称模块名称 主要功能主要功能 主要器件主要器件 抢答模块 给四位选手按照抢答快 慢进行优先权编码，选出 最先抢答的选手并锁死 其他选手操作。 优先权编码器 74148 以及 四个 D 触发器构成延时 倒计时模块 当有选手抢到题目时，驱 动 30s 倒计时器，选手在 30s 内回答问题。 十

3、进制正逆计数器 74192 加分模块 由主持人根据选手答题 情况给出正误结果，并对 当前选手的总分进行加 减。 2-4 译码器器 74149，同步 计数器 74169 显示模块 显示四位选手的得分以 及 30s 倒计时和当前答题 七段管译码器 7449，多路 选择器 74153 3 选手的编号以及分数。 表 1 各模块的主要功能及器件 四、 设计要求 1 总控制开关控制抢答器和计时器是否有效； 2 得分开关控制当前选手分数，回答正确加 1 分，错误减 1 分； 3 倒计时限制选手答题时间， 时间被限制在 30s 内。 如果超过 30s 蜂鸣器响起，视为回答错误，此时只有减分端有效； 4 当选手

4、分数为 0 分时，只有加分端有效，即不存在负分； 5 分别显示答题选手编号， 答题选手得分， 四位选手各自得分以 及倒计时； 6 设计（仿真）电路，独立进行试验，并通过调试方案； 7 将电路下载至实验平台上并测试通过； 8 掌握一些测试电路的基本方法， 课程设计中出现一般故障， 能 通过“分析、观察、判断、试验、再判断”的基本方法独立解 决； 五、 总体框图 整个系统包括控制单元、时间控制单元、信息处理单元、存储单 元和显示单元五个逻辑部分。控制单元有：抢答和计时使能开关；时 间控制单元有：倒计时使能驱动；信息处理单元有：抢答开关、加减 分开关；存储单元有：得分加减控制端；显示单元有：倒计时显示、 4 四位选手得分显示、 最先抢答的选手编号显示、 答题选手的得分显示。 系统的总框图如下所示： 系统系统总总框图：框图： 图 1 系统总设计框图 正如图 1 系统框图所示， 控制单元控制单元只执行两项任务：驱动计时器 开始计时和驱动抢答器状态有效；信息处理单元信息处理单元主要接受选手抢答， 并为最先抢到的选手进行编码（同时锁死