数电课程设计报告---数字秒表

《数电课程设计报告---数字秒表》由会员分享，可在线阅读，更多相关《数电课程设计报告---数字秒表（8页珍藏版）》请在毕设资料网上搜索。

1、数字电路课程设计数字电路课程设计 设计项目一 数字秒表 1设计说明 在体育比赛、时间准确测量等场合通常要求计时精度到 1%秒（即 10 ms）甚至更高的 计时装置，数字秒表是一种精确的计时仪表，可以担当此任。本课题的设计任务设计一个以 数字方式显示的计时器，即数字秒表。 2设计内容及要求： a) 数字秒表需求分析，信号及属性定义； b) 电路原理设计、分析、参数计算，画出电路原理图； c) 利用 multisim 软件对电路进行仿真测试； d) 电路安装与实验测试。 e) 量程 99.99 S，计时精度 1%秒，计时结果动态显示，十进制格式； f) 设置启动、清除信号，清除信号使输出结果，使电

2、路复位到初始状态； g) 设置暂停、停止信号，暂停、停止时均保持当前结果，直到清除信号有效时止，清 零后处于暂停状态； 3设计思路与原理分析 数字秒表由 4 个部分组成：精确的时钟源、十进制计数器、译码器、七段码或液晶显 示电路。 首先是时钟源，时钟源产生符合精度要求的基准时钟，本设计中取 10 毫秒，在本次课 程设计中由试验箱提供因此我们可以直接使用，但是由于提供的是 1KHz 的，所以我们要先 进行一次十分频。 然后十进制计数器，十进制计数器需要 4 个，分别对应 4 个十进制位，输出为 BCD 码， 我们使用 74LS90 的十进制计数功能， 输出 BCD 码交由译码器译码由数码管显示。

3、 （本实验箱 中的数码管已经经过译码，不需要译码器） 最后七段码或液晶显示电路， 若采用七段码显示器则译码器完成 BCD 到七段码的译码， 由 4 位显示电路动态显示结果。 在试验中用到了两个逻辑开关控制电路的高低电平。 设计的总的结构图如下图所示。 四 无 基准时钟电路 输入控制逻辑 高位计数器 低位计数器 译 码 驱 动 电 路 显 示 电 路 - 1 - 4实验电路所需器材 74LS90 五片，74LS08 一片，试验箱一台，导线若干。 5单元电路设计与整体实验电路 分频、进位功能的实现： 本实验设计时钟脉冲源采用电路板上的 1000HZ 脉冲，74ls90 芯片具有 2-5-10 进制

4、功能， 由 5 片 74ls90 芯片构成分频、 计数电路， 第一片 74ls90 芯片将直接输入的 1000HZ 脉冲源分成 100HZ，后四片 74ls90 芯片再逐次进行 10H、1HZ、0.1HZ 的分频工作，与此同 时后 4 片 74ls90 芯片组成十进制计数器与四个终端显示由七段译码显示器连接以显示电路 输出结果。 分频电路如图 由一片 74LS90 工作在十进制状态对 1KHz 脉冲进行十分频 开关驱动电路如图 由两个逻辑开关控制高低电平实现启动、暂停、清零的功能 - 2 - 当 J2 打开时， 脉冲不可以通过与门， 计数电路就会停止， 实现暂停功能， 当 J2 闭合时， 恢复计数；当 J2 闭合，J1 断开时，R0(1) R0(2)都接低电平，实现计数功能。当 J2 闭合， J1 闭合时，R0(1) R0(2)都接高电平，实现清零功能。将 J1 和 J2 想与是为了实现当电路处 于暂停状态时不能使用清零功能。 计数电路： 此电路需要 4 个十进制计数器，4 个计数器由低位到高位连接起来，由下降沿触发，每 一级的输入脉冲是前一级的十分之一，输出则需要正确连接