EDA专业课程设计--用VHDL来实现八位二—十进制异步计数器

《EDA专业课程设计--用VHDL来实现八位二—十进制异步计数器》由会员分享，可在线阅读，更多相关《EDA专业课程设计--用VHDL来实现八位二—十进制异步计数器（21页珍藏版）》请在毕设资料网上搜索。

1、目目 录录 摘 要 I Abstract. II 1 MAX+plus简介 1 1.1 输入 1 1.2 MAX+plus仿真的实现 1 1.2.1 建立仿真项目的工程文件. 1 1.2.2 设计图形文件. 2 1.2.3 创建波形文件. 3 1.2.4 设计波形文件. 4 1.2.5 仿真. 4 2 原理的说明 5 3 方案的比较 6 3.1 反馈归零法 6 3.2 级连法. 6 3.3 方案比较. 6 4 方案的说明 8 4.1 计数器的设计. 8 4.2 显示部分的设计 . 10 4.3 两部分电路的组合 . 11 5 总结与体会. 13 致 谢 14 参考文献. 15 源程序附录. 1

2、6 I 摘 要 VHDL 语言是一种用于电路设计的高级语言。它在 80 年代的后期出现。最 初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一 种使用范围较小的设计语言 。但是，由于它在一定程度上满足了当时的设计需 求，于是他在 1987 年成为 ANSI/IEEE 的标准（IEEE STD 1076-1987） 。1993 年 更进一步修订，变得更加完备，成为 ANSI/IEEE 的 ANSI/IEEE STD 1076-1993 标准。目前，大多数的 CAD 厂商出品的 EDA 软件都兼容了这种标准。 VHDL（Very High Speed Integrated Cir

3、cuit Hardware Descriptiong Language） 翻译成中文就是超高速集成电路硬件描述语言。 因此它的应用主要是应用在数字 电路的设计中。目前，它在中国的应用多数是用在 FPGA/CPLD/EPLD 的设计中。 本文章主要说明了用 VHDL 来实现八位二十进制异步计数器的方法。 关键字：Maxplus2 VHDL 计数器 II Abstract VHDL is a circuit design for the high-level language. In the late 1980s emerged. Initially by the United States De

4、partment of Defense developed for the U.S. troops used to improve the reliability and reduce the development cycle of use smaller language. However, to the extent that it satisfies the design requirements of the time. He then became the 1987 ANSI / IEEE standard (IEEE STD 1076-1987). Further amended in 1993, has become more complete, as ANSI / IEEE ANSI / IEEE 1076-1993 standard STD. At present, most of the CAD manufacturers produce the EDA software compatibility of such standards. VHDL i