智力竞赛抢答计时器的设计-EDA课程设计
《智力竞赛抢答计时器的设计-EDA课程设计》由会员分享,可在线阅读,更多相关《智力竞赛抢答计时器的设计-EDA课程设计(24页珍藏版)》请在毕设资料网上搜索。
1、 课程设计报告 学生姓名: 学 号: 专业班级: 课程名称: EDA技术课程设计 学年学期: 2012 2013 学年第 1 学期 指导教师: 2 0 12 年 12 月 目录目录 一、 设计目的 二、 设计原理 三、 设计方案 四、 设计结果 五、 改进意见及建议 六、 心得体会 一、一、 设计目的设计目的 全面熟悉、 掌握 VHDL 语言基本知识, 掌握利用 VHDL 语言对常用的的 组合逻辑电路和时序逻辑电路编程, 把编程和实际结合起来,熟悉编制和调 试程序的技巧,掌握分析结果的若干有效方法,进一步提高上机动手能力, 培养使用设计综合电路的能力,养成提供文档资料的习惯和规范编程的思 想。
2、 二、二、 设计原理设计原理 设计一个智力竞赛抢答器要求具有四路抢答输入,能够识别最先抢答的 信号,显示该台号;对回答问题所用的时间进行计时、显示、超时报警;可以预 置回答问题的时间;同时具有复位功能,倒计时启动功能。 简易逻辑数字抢答器由主体电路与扩展电路组成。 优先编码电路、锁存 器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开 关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒 脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。 电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和 音响产生电路组成。当有选手抢答时,首先锁存,阻止其他
3、选手抢答,然后 编码,再经译码器将数字显示在显示器上同时产生音响。 主持人宣布开始抢 答时,倒计时电路启动由 20 计到 0,如有选手抢答,倒计时停止,如 20 秒 后无人抢答,则会显示报警。 三、三、 设计方案设计方案 本设计为四路智能抢答器,所以这种抢答器要求有四路不同组别的抢答 输入信号,并能识别最先抢答的信号,直观地通过数显和蜂鸣等方式显示出 组别;对回答问题所用的时间进行计时、显示、超时报警、预置答题时间, 同时该系统还应有复位、倒计时启动功能。 此抢答器的设计中采用自顶向下的设计思路,运用 VHDL 硬件描述语言对 各个模块进行层次化、系统化的描述,并且先设计一个顶层文件,再把各个
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 智力 竞赛 抢答 计时器 设计 EDA 课程设计
