四位二进制同步加法计数器课程设计

《四位二进制同步加法计数器课程设计》由会员分享，可在线阅读，更多相关《四位二进制同步加法计数器课程设计（19页珍藏版）》请在毕设资料网上搜索。

1、 1 课程设计任务书课程设计任务书 学 院 信息科学与技术 专 业 通信工程 学生姓名 班级学号 课程设计题目 四位二进制同步加法计数器（缺 0111 1000 1010 1011） 实践教学要求与任务实践教学要求与任务: : 1.了解数字系统设计方法。 2.熟悉 ISE 仿真环境及 VHDL下载。 3.熟悉 Multisim 仿真环境。 4.设计实现四位二进制同步加法计数器（缺 0111 1000 1010 1011） 工作计划与进度安排工作计划与进度安排: : 第一周：熟悉 Multisim 及 Xillinx 及 Xillinx ISE 环境，练 习数字系统设计方法 第二周： 1.在 I

2、SE 环境中仿真实现四位二进制同步加法计数器（缺 0111 1000 1010 1011） 。 2.在 Multisim 环境中仿真实现四位二进制同步加法计数器， 缺（0111 1000 1010 1011） ，并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 一、课程设计一、课程设计目的目的 . 1 二、设计框图二、设计框图 1 三、实现过程三、实现过程 2 1、ISE 实现过程实现过程 2 1.1 建立工程 2 1.2 调试程序 2 1.3 波形仿真 5 1.4 引脚锁定与下载8 1.5 仿真结果分析. 1

3、0 2 2、MULTISIM实现过程实现过程. 10 2.1 求驱动方程 10 2.2 画逻辑电路图. 14 2.3 逻辑分析仪的仿真 . 15 2.4 结果分析 15 四四、总结总结 16 五、参考书目五、参考书目 17 目录目录 - 1 - 一、课程设计目的一、课程设计目的 1 了解同步减法计数器工作原理和逻辑功能。 2 掌握计数器电路的分析、设计方法及应用。 3.学会正确使用 JK 触发器。 二、设计框图二、设计框图 状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用 触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制同步加

4、法计数器用四个 CP 下降沿触发的 JK 触发器实现，其中有相应的跳变，在状态转换图中可以清晰地显示出来。具体结 构示意框图和状态转换图如下： 去除约束项后如下： 011010011100110111101111 010101000011001000010000 0/0/0/0/0/ 0/0/0/0/0/ B:状态转换图 四位二进制同步加法计数器 CP 输入加法计数脉冲 C 输出进位信号 A：结构示意框图 - 2 - 三、实现三、实现过程过程 1. ISE 实现过程实现过程 1.1 建立工程。建立工程。FileNew Project；输入 Project Name；即工程名; Project

5、Location， 即工程保存的位置； 然后 nextnext直至 finish。 图 1.1 图 1.2 - 3 - 1.2 调试程序。调试程序。右击 xc95*x1-*，选 New Source，再选 VHDL Module 后， 填加文件名next 一直到 finish。 图 1.3 图 1.4 写入程序，保存程序 - 4 - 图 1.5 具体程序如下： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(CP,r:in std_logic;

6、q:out std_logic_vector(3 downto 0); end count10; architecture behavioral of count10 is signal count:std_logic_vector(3 downto 0); begin process(cp,r) begin if r=0 then count=“0000“; elsif cpevent and cp=1 then if count=“0110“ then count=“1001“; else count=count+1; if count=“1111“ then - 5 - count=“0000“; elsif count=“1001“ then count=“1100“; end if; end if; end if; end process; q=count; end be