数子时钟课程设计

《数子时钟课程设计》由会员分享，可在线阅读，更多相关《数子时钟课程设计（13页珍藏版）》请在毕设资料网上搜索。

1、 综 合综 合 课 程 设 计课 程 设 计 （ 一 ）（ 一 ） Integrated Curriculum Design（2） 所在院系 信息工程系 专业名称 电子信息工程 班级 题目 数字时钟 指导教师 成员 完成时间 1 一、设计任务及要求：一、设计任务及要求： 设计任务：设计任务： 数字钟的设计与制作 要要 求：求： 时间以 24 小时为一个周期； 显示时、分、秒； 指导教师签名： 2011 年 12 月 30 日 二、指导教师评语：二、指导教师评语： 指导教师签名： 2011 年 12 月 30 日 2 数字数字时钟时钟的设计的设计 1 1 设计目的设计目的 （1）熟悉集成电路的引

2、脚安排，对数电、模电等知识的实践运用。 （2）掌握各芯片 （74LS192、 40160 等） 的逻辑功能及进一步对 PROTEUS 软件的使用。 （3）了解数字钟的组成及工作原理，了解面包板结构及其接线方法， 加深对 555 多谐振荡器原理的了解。 2 设计思路设计思路 数字钟一般是由振荡器、分频器、计数器、译码器、显示器及整点 报时等几部分组成。这些都是数字电路中应用最广泛的基本电路，本 三、成绩三、成绩 验收盖章 2011 年 12 月 30 日 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 5 秒进行蜂鸣报时； 为了保证计时的稳

3、定及准确须由晶体振荡器提供表针时间基准信号。 3 设计直接采用由 555 定时器设计的多谐振荡器产生振动频率为 10HZ 的脉冲。10HZ 的脉冲用于快速调节，分频 1HZ 信号送入计数器进行 计算，并把累加的结果以“时” 、 “分” 、 “秒”的数字显示出来。 “秒” 的显示由两级计数器和带有译码器的数码管组成的六十进制计数电 路实现； “分”的显示电路“秒”相同， “时”的显示由两级计数器和 带有译码器的数码管组成的二十四进制电路来实现， 整点前 5 秒报时 通过逻辑电路实现。 3 设计过程设计过程 本设计由振荡器电路、分频电路、秒计时电路、分计时电路、时计时 电路、译码显示电路、校正电路

4、、及报时电路组成。 振荡器电路主要产生 10HZ 的信号用于快速校对。 分频电路是把 10HZ 分频得到 1HZ 用于基准信号输入。 秒计时电路、分计时电路实现 60 进制计数，时计时电路实现 24 小时计数 译码显示电路实现显示功能 校正电路分快速调时和手动校对，实现精确校时。 报时电路实现在整点 5 秒前报时。 3.1 方案论证方案论证 基准信号 1HZ 输入， 秒计数达到 60 产生秒进位信号对分计时电路 进行驱动，分计数达到 60 产生分进位信号对时计时电路进行驱动。 进位信号要通过校对电路，若要校对，通过校对电路屏蔽正常计时信 此时由 10HZ 信号直接对分计时电路、时计时电路驱动。

5、报时电路是 报时电路 4 在分计数达到 59 秒计数达到 55 时通过逻辑电路在此状态产生低电 平信号，输入报时电路驱动蜂鸣器。 具体框图如下： 3.2 电路设计电路设计 一一 、秒脉冲的产生 秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决 定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电 量将越大。所以，在设计电路时要根据需要而设计出最佳电路。 在本设计中，采用的是精度不高的，由集成电路 555 与 RC 组成的多谐振荡 器。其具体电路如下； 振荡器产生 10HZ 时计时电路 秒计数电路 分计数电路 带译码的显示器 带译码的显示器 带译码的显示器 时调

6、节电路 分调节电路 分 频 产 生 1HZ 5 根据原理 0.7（2R2+R1）C=t f=1/t=10Hz，取得电容电阻合适值使如上图。 二二 、分频得到 1HZ 信号用于基准信号 如电路， 是一个用十进制计数器 74LS90 组成的分频器， 分频原理是在 74LS90 的输出端子中，从低位输入 10 个脉冲才从高位输出 1 个脉冲，这样一片 74LS90 就可以起 10 分频作用输出的便是 1Hz的信号，从而可以实现秒脉冲的产生 三、秒和分 60 进制计时电路； 秒信号经秒计数器，芯片 74LS192 是十进制，逢 10 自动清零符合低位计数 要求，在秒高位向分进位时是逢 6 进位而不是 10 进位，在此当秒高位达到 6 时， 6 通过一个与非门产生一个低电平来使秒高位清零，此信号同时作为分的驱动信 号；分计时和秒电路相同这里不在累述。 电路如下: 四、时计时 24 进制。 当时低位达到 4， 时高位达到 2 时此时要将其清零， 4 二