课程设计---数字电子钟设计报告

《课程设计---数字电子钟设计报告》由会员分享，可在线阅读，更多相关《课程设计---数字电子钟设计报告（11页珍藏版）》请在毕设资料网上搜索。

1、 第 1 页 物理与电气工程学院课程设计报告物理与电气工程学院课程设计报告 数字电子钟设计报告数字电子钟设计报告 姓姓 名名 学学 号号 专专 业业 电气工程及其自动化电气工程及其自动化 指导教师指导教师 成成 绩绩 日日 期期 2011.10.22 2011.10.22 第 2 页 数字电子钟的设计与调试数字电子钟的设计与调试 摘 要：本数字电子钟，主要是依据数字电子技术的知识设计的。它主要包括秒脉冲 电路、 时间计数电路、 译码驱动电路、 显示电路。 其中， 秒脉冲电路是由 555 定时器、 74LS90、 电阻、电容等组成的；时间计数电路采用的是两块 74LS160 级联组成二十四进制和

2、六十进 制计数器来实现时、分、秒的计时的。 关键词：数字钟；调试；74LS160；74LS48；74LS90；555 定时器 1 1 引言 本设计主要采用的是计数器、门电路等器件，虽然使用的器件数量比较多，但相对来 说不是很复杂；本设计的核心价值是它让我把一个具体的电路先进行整体抽象，在分模块 具体落实。对于具体模块电路的构成，实现方式不同。 本设计的优点是所需要的元器件比较常见，总体实现起来比较方便，缺点是设计当中 首先是 555 定时器产生的 1000Hz 的信号不是标准的，所以经分频后的 1 秒脉冲也不是标 准的 1 秒脉冲；再就是本设计的校正电路，太过于理想化，不能在实验中得出预想的结

3、果。 2 2 技术要求 时钟显示功能，能够十进制显示“时” ， “分” ， “秒”,显示时间从 00：00：00 到 23： 59：59； 具有快速校准时间的功能。 3 3 总总设计方案 图图 1 1 总设计原理框图总设计原理框图 由上图的总设计原理框图可知，该设计大概可以分为四个部分：秒脉冲产生部分、计 数部分、译码显示部分、校正部分。在秒脉冲产生部分中，可以用振荡器或者 555 定时器 来实现，为了保证数字钟的准确性，应该优先选用振荡器，但是个人技术能力有限，所以 时显示器 分显示器 秒显示器 时译码驱动器 分译码驱动器 秒译码驱动器 分计数器 时计数器 秒计数器 振荡器 分频器 校正电路

4、 第 3 页 我选了用 555 定时器和 R、C 组成的多谐振荡器与三块 74LS90 分频器来产生秒脉冲；在计 数电路中，我选用了 74LS160 这种十进制计数器，因为用两块 74LS160 可以级联组成 60 进制和 24 进制，用起来比较方便；在译码显示电路中，我采用 74LS48 七段显示译码器和 七段显示数码管组成了数字钟的显示部分；在校时电路中，我用的是手动校时的方式，通 过按钮控制 74LS160 的时钟引脚来控制计数（但是结果证明这种方法不是太好）。通过以 上四部分的共同作用，最终达到该项设计的要求，设计出来一个数字电子钟。 4 4 设计原理 4.1 秒脉冲电路 振荡器是数字

5、钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的精确程 度，一般来说 555 产生出来的脉冲不太稳定，但是由于某种原因，本设计采用 555 定时器。 图2所示为用555定时器设计的振荡器， 按照图中给出的参数即可从555的3引脚输出1Kz 的脉冲。图 2 是采用 3 块 74LS90 来分频的分频电路，每块 74LS90 对收到的信号进行 10 分频三块级联，这样最后一个芯片的 11 引脚得到的就是 1Hz 的脉冲，即可做为秒的脉冲 给数字钟输入标准脉冲。 图图 2 振荡电路振荡电路 第 4 页 图图 3 分频电路分频电路 555 定时器及 74LS90 的管脚图与功能表如下： 图图 3 5553 555 定时器的管脚图与功能表定时器的管脚图与功能表 图图 4 74LS904 74LS90 的管脚图与功能表的管脚图与功能表 4.2 时间计数电路 众所周知，数字钟的“时”，“分”，“秒”分别为二十四（12 也可以）、六十、六 十进制的计数器。它们都可以用两个“可预置四位二进制异步清除”计数器来实现。利用 74LS160 芯片的预置数功能，也可以构成不同进制的计数器。因为一片 74LS160 内含有一 个四位二进制异步清除计数器，因此用两片 74LS160 就可以构成二十四和六十进制计数器 MR R S V0 DIS 1 1 0 接地 1 0 1 Qn 保持 X