基于单片机的数字钟课程设计 (2)

《基于单片机的数字钟课程设计 (2)》由会员分享，可在线阅读，更多相关《基于单片机的数字钟课程设计 (2)（38页珍藏版）》请在毕设资料网上搜索。

1、 单片微型机课程设计单片微型机课程设计 题题 目目 智能智能电子钟电子钟 学院名称学院名称 电气工程学院电气工程学院 指导教师指导教师 职职 称称 教授教授 班班 级级 电力电力 012012 班班 学学 号号 学生姓名学生姓名 2013 年 1 月 6 日 II 第 1 页 共 38 页 1 1、 AT89S52AT89S52 单片机介绍单片机介绍 AT89S52 具有以下标准功能：8k 字节 Flash，256 字节 RAM，32 位 I/O 口线， 看门狗定时器，2 个数据指针，三个 16 位定时器/计数器，一个 6 向量 2 级中断 结构，全双工串行口，片内晶振及时钟电路。另外，AT8

2、9S52 可降至 0Hz 静态逻辑 操作，支持 2 种软件可选择节电模式。空闲模式下，CPU 停止工作，允许 RAM、定 时器/计数器、串口、中断继续工作。掉电保护方式下，RAM 内容被保存，振荡器被 冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 图 1.1 单片机引脚图 VCC : 电源 GND: 地 P0 口：P0 口是一个 8 位漏极开路的双向 I/O 口。作为输出口，每位能驱动 8 个 TTL 逻辑电平。对 P0 端口写“1”时，引脚用作高阻抗输入。当访问外部程序和 数据存储器时，P0 口也被作为低 8 位地址/数据复用。在这种模式下，P0 具有内部 上拉电阻。在 flas

3、h 编程时，P0 口也用来接收指令字节；在程序校验时，输出指令 字节。程序校时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p1 输出缓冲器能 驱动 4 个 TTL 逻辑电平。对 P1 端口写“1”时，内部上拉电阻把端口拉高，此时 可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将 输出电流（IIL） 。此外，P1.0 和 P1.2 分别作定时器/计数器 2 的外部计数输入 第 2 页 共 40 页 2 （P1.0/T2）和时器/计数器 2 的触发输入（P1.1/T2EX） ，具体如下表所示。 表 1.1 AT89S52 P1

4、 口第二功能表 脚号 第二功能 P1.0 T2（定时器/计数器 T2 的外部计数输入） ，时钟输出 P1.1 T2EX（定时器/计数器 T2 的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口，P2 输出缓冲器能 驱动 4 个 TTL 逻辑电平。对 P2 端口写“1”时，内部上拉电阻把端口拉高，此时 可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将 输出电流（IIL）在访问外部程序存储器或用 16 位地址读取外部数

5、据存储器（例如 执行 MOVX DPTR）时，P2 口送出高八位地址 P3 口：P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p2 输出缓冲器能 驱动 4 个 TTL 逻辑电平。对 P3 端口写“1”时，内部上拉电阻把端口拉高，此时 可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将 输出电流（IIL） 。P3 口亦作为 AT89S52 特殊功能（第二功能）使用，如下表所示。 表 1.2 AT89S52 P3 口第二功能表 脚号 第二功能 P3.0 RXD（串行输入） P3.1 TXD（串行输出） P3.2 INT0(外部中断 0) P3.3 INT0(外部

6、中断 0) P3.4 T0（定时器 0 外部输入） P3.5 T1（定时器 1 外部输入） P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器写选通) RST: 复位输入。 晶振工作时， RST 脚持续 2 个机器周期高电平将使单片机复位。 看门狗计时完成后，RST 脚输出 96 个晶振周期的高电平。特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。DISRTO 默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低 8 位地 址的输出脉冲。在 flash 编程时，此引脚（PROG）也用作编程输入脉冲。在一般情