电子线路课程设计---直接数字频率合成器设计

《电子线路课程设计---直接数字频率合成器设计》由会员分享，可在线阅读，更多相关《电子线路课程设计---直接数字频率合成器设计（13页珍藏版）》请在毕设资料网上搜索。

1、 电子线路课程设计电子线路课程设计 (直接数字频率合成器设计) 20122012 年年 1212 月月 0202 日日 学院学院: : 姓名姓名: : 学号学号: 指导老师指导老师: 目录目录 摘要 （1） 关键字(1） 一、 实验目的 （1） 二、 实验设计基本要求 （1） 三、 实验设计原理 （1） 四、分模块设计（3） 1.分频模块（3） 2. 频率预置与调节电路模块（5） 3.累加器模块（5） 4ROM 模块（6） 5测频电路模块（7） 6.显示译码电路模块（8） 7电路总图（10） 五、调试、仿真、下载（10） 六、实验中遇到的问题及解决方法（10） 七、 实验总结 （11） 1.实

2、验收获 （11） 2实验感想 （11） 八、参考文献（11） 摘要摘要： 使用 QuartusII 软件和 SmartSOPC 实验箱的设计一个直接数字频率合成器 （DDS） ， 能够 输出正弦波、余弦波、方波和锯齿波。并且可以通过开关输入四位的频率控制字和相位控制 字来分别改变采样频率波形的相位。 另外需要设计测频模和译码显示模块， 以此来测得输出 波形的频率并通过七段数码管进行显示。 关键词关键词： QuartusII 频率控制 正弦 ROM 测频电路 译码显示 一、实验一、实验目的：目的： 1.学习使用 QuartusII 软件做复杂逻辑电路的设计。 2.学习使用 FPGA 实现直接数字

3、频率合成器（DDS） 。 3.学习 VHDL 源程序文件的程序代码编写及编译。 4.熟悉 SmartSOPC 实验箱硬件测试时的基本使用方法。 二、二、实验实验设计基本要求设计基本要求 1.利用 QuartusII 软件和 SmartSOPC 实验箱实现 DDS 的设计； 2.DDS 中的波形存储器模块用 Altera 公司的 Cyclone 系列 FPGA 芯片中的 RAM 实现，RAM 结 构配置成 409610 类型； 3.具体参数要求：频率控制字 K 取 4 位，基准频率 fc=1MHz,由实验板上的系统时钟分频得 到； 4.系统具有清零和使能功能； 5.利用实验箱上的 D/A 转换器

4、件将 ROM 输出的数字信号转换为模拟信号， 能够通过示波器观 察到正弦波形； 6.通过开关（实验箱上的 K）输入 DDS 的频率和相位控制字，并能用示波器观察加以验证； 三、三、实验实验设计原理设计原理 DDS 即 Direct Digital Synthesizer（数字频率合成器） ，是一种基于全数字技术，从 相位概念出发直接合成所需波形的一种频率合成技术， 是一种新型的数字频率合成技术。 具 有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位 和幅度的数控调制，广泛应用于通讯领域。 其基本的结构图如下所示： 相位字输入相位字输入 频率字输入频率字输入 信号

5、输出信号输出 系统时钟系统时钟 由上图的框图可以看出， DDS 主要由相位累加器、 相位调制器、 正弦波数据表 （ROM） 、 D/A 转换器构成。 相位累加器由 N 位加法器和 N 位寄存器构成。每来一个时钟信号，加法器就将频率控 制字 k 与累加寄存器输出的累加相位数据相加， 相加的结果又反馈送至累加寄存器的数据输 入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在 时钟作用下，不断对频率控制字进行线性相位相加。由此可以看出，相位累加器在每一个时 钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位 累加器的溢出频率就是 DDS 输出的信号频率。用相位累加器输出的数据作为波形存储器 （ROM）的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值（二进制编码） 经查找表查出，完成相位到幅值的转换。如果设置相位控制字 P，那么把相位控制字与相位 寄存