EDA数字钟课程设计--用VHDL语言实现数字钟的设计
《EDA数字钟课程设计--用VHDL语言实现数字钟的设计》由会员分享,可在线阅读,更多相关《EDA数字钟课程设计--用VHDL语言实现数字钟的设计(11页珍藏版)》请在毕设资料网上搜索。
1、 课课 程程 设设 计计 报报 告告 设计题目:用VHDL语言实现数字钟的设计 班 级:电子1002班 学 号: 姓 名: 指导教师: 设计时间:2012 年 12 月 摘摘 要要 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。本设计主要是实现数 字钟的功能,程序用 VHDL 语言编写,整体采用 TOP-TO-DOWN 设计思路,具有基 本的显示年月日时分秒和星期的功能,此外还有整点报时功能。该数字钟的实现 程序分为顶层模块、年月模块、日模块、时分秒定时模块、数码管显示模块、分 频模块、星期模块,此外还有一个库。该程序主要是用了元件例化的方法,此外 还有进程等重要语句。 没有脉冲时,显示
2、时分秒,set 按钮产生第一个脉冲时,显示年月日,第 2 个脉冲到来时可预置年份,第 3 个脉冲到来时可预置月份,依次第 4、5、6、7、 8 个脉冲到来时分别可预置日期、时、分、秒、星期,第 9 个脉冲到来时设置星 期后预置结束,正常工作,显示的是时分秒和星期。调整设置通过 Up 来控制, UP 为高电平,upclk 有脉冲到达时,预置位加 1,否则减 1。当整点到达时,报 时器会鸣响,然后手动按键停止报时。 关键词:关键词:数字钟,数字钟,V VHDLHDL,元件,元件例化例化,数码管,数码管 1 1、 课程设计目的课程设计目的 掌握利用可编程逻辑器件和 EDA 设计工具进行电子系统设计的
3、方法 2 2、 课程设计内容及课程设计内容及要求要求 设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用 6 个数码管显示时分秒,set 按钮产生第一个脉冲时,显示切换年月日,第 2 个脉 冲到来时可预置年份,第 3 个脉冲到来时可预置月份,依次第 4、5、6、7 个脉 冲到来时分别可预置日期、时、分、秒,第 8 个脉冲到来后预置结束,正常工 作,显示的是时分秒。Up 为高电平时,upclk 有脉冲到达时,预置位加 1.否则 减 1,还可以在此基础上增加其它功能。 3 3、 VHDLVHDL 程序设计程序设计 3.13.1 整体设计思路整体设计思路 本设计采用 top-down
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 数字 课程设计 VHDL 语言 实现 设计
