滤波器毕业论文

《滤波器毕业论文》由会员分享，可在线阅读，更多相关《滤波器毕业论文（45页珍藏版）》请在毕设资料网上搜索。

1、 1 0 引引 言言 滤波器是能使有用频率信号通过且同时抑制（或大为衰减）无用频率信号的 一种电子装置。滤波技术在计算机测控技术、通信、数据采集等领域均有广泛的 应用。如在通信领域中,为获得最高信噪比所设置的匹配滤波器和为减少基带传 输过程中的码间串扰所设置的均衡器；在数据采集中设置的限带抗混迭滤波和 D/A 转换后的平滑滤波；以及在语音识别的研究中，为提取语音频谱而设置的带 通滤波器组等。 一般有源滤波器都是由运算放大器和 RC 元件组成，通过改变 RC 网络参数 来改变频率特性。 采用运算放大器和可切换元件参数的 RC 网络,可以用同一电路 组成各种频率特性的滤波器，但对元器件的参数精度要

2、求比较高，电路复杂，分 布参数较大，截止频率精度不高，滤波器特性一旦设定调节较为困难，因此对于 一些输入信号频率和幅度动态范围很宽或需灵活变换通带并保证截止频率精度 的场合使用大为不便。 为了解决以上问题， 本课题基于单片集成可编程滤波器芯片的程控滤波器设 计有着极其重要的意义。当输入信号幅度变化时，通过前级的程控增益放大模块 实现对增益的精确控制最终使输出信号幅度基本保持稳定； 而对于输入信号频率 的改变，借助单片集成可编程滤波器芯片的同时辅以简单的外围器件，采用编程 数据来完成 RC 网络的切换, 通过单片机编程对各种低频信号实现低通,高通(带 通,带阻以及全通)滤波处理,而且滤波的特性参

3、数如中心频率,品质因数等也可以 根据不同的应用场合适当进行设置。 提高了滤波器的性能和指标的同时避免了传 统有源滤波器电路滤波特性参数精度不高、电路复杂、设计和调试麻烦等难题， 可以很好的应用于信号频率及幅度在宽范围内变化的场所， 操作方便， 性能优良。 1 系统的功能和基本原理系统的功能和基本原理 1.1 系统的任务及要求系统的任务及要求 任务：设计并制作程控滤波器，其组成如图 1 所示。放大器增益可设置；低 通或高通滤波器通带、截止频率等参数可设置。 要求： 2 （1）放大器输入正弦信号电压振幅为 10mV，电压增益为 40dB，增益 10dB 放 大 器滤 波 器 参 数 设 置参 数

4、设 置 信 号 输 出 信 号 输 入 测 试 端 子 图图 1 程控滤波器组成框图程控滤波器组成框图 步进可调，通频带为 100Hz40kHz，放大器输出电压无明显失真。 （2）滤波器可设置为低通滤波器，其-3dB 截止频率 fc 在 1kHz20kHz 范 围内可调，调节的频率步进为 1kHz，2fc 处放大器与滤波器的总电压增益不大于 30dB, RL=1KW。 （3）滤波器可设置为高通滤波器，其-3dB 截止频率 fc 在 1kHz20kHz 范 围内可调，调节的频率步进为 1kHz，0.5fc 处放大器与滤波器的总电压增益不大 于 30dB, RL=1KW。 （4）电压增益与截止频率

5、的误差均不大于 10%。 （5）有设置参数显示功能。 （6）制作一个简易幅频特性测试仪，其扫频输出信号的频率变化范围是 100Hz200kHz，频率步进 10kHz。 1.2 系统方案论证系统方案论证 方案一：由单片机作为控制核心，编程控制放大器模块实现增益可调,滤波 器模块通过单片机控制实现-3dB 时截止频率 fc 在 1kHz20kHz 范围内可调的 高、低通滤波器的设计。设计框图如图 2 所示。 方案二： 由可编程逻辑器件 FPGA 作为控制核心， 控制放大器模块实现增益 可调,通过控制AD/DA模块以及相应算法CPLD本身还将作为滤波器部分实现数 字滤波。设计框图如图 3 所示。 分

6、析比较以上两个方案， 方案二 FPGA 实现数字滤波有极大的灵活性， 可以 在不增加任何硬件成本的基础上对信号进行有效的滤波， 而且可以实现模拟器件 难以实现的高阶滤波。但要进行高效率的滤波，对 AD 采样要求有较高的采样速 3 率和时实性。数字滤波器是一个采用有限精度算法实现的线性非时变离散系统， 单 片 机 放 大 器 模 块 滤 波 器 模 块 信 号 输 入 信 号 输 出 图图 2 方案一结构图方案一结构图 可 编 程 逻 辑 器 件 FPGA 放 大 器 模 块 模 数 转 换 数 模 转 换 信 号 输 入 信 号 输 出 图图 3 方案一结构图方案一结构图 它的设计步骤为先根据需要确定其性能指标，设计一个系统函数 H（z）逼近所 需要的技术指标，最后采用有限的精度算法实现。需采用 DSP 算法的建模和基 于纯数学的仿真，其数学模型无法为硬件 DSP 应用系统直接产生实用程序代码， 仿真测试的结果也仅仅是基于数学算法结构 。 而以往 FPGA 所需的传统的基于硬 件描述语言（HDL）的设计由于要考虑 FPGA 的硬件的 延时与 VHDL 的递归 算法的