毕业设计---DDR的PCB设计
《毕业设计---DDR的PCB设计》由会员分享,可在线阅读,更多相关《毕业设计---DDR的PCB设计(46页珍藏版)》请在毕设资料网上搜索。
1、 目 录 DDR 的 PCB 设计 I The PCB design of DDR II 第 1 章 绪论 1 1.1 DDR 的叙述. 1 1.2 DDR-DDR 与 SDRAM 的区别. 1 1.3 DDR 存储器电气特性验证. 4 第 2 章 噪声来源及分析. 8 2.1 反射噪声分析和端接技术 8 2.1.1 反射形成原因. 8 2.1.2 主抗匹配与端接方案. 9 2.1.3 端接方案的仿真结果 12 2.2 串扰噪声分析 13 2.2.1 高速 PCB 板上的串扰分析模型 13 2.2.2 高速 PCB 板上的串扰仿真结果 13 2.2.3 减少高速 PCB 板上的串扰噪声的措施
2、14 第 3 章 完整性分析. 16 3.1 电源完整性 16 3.2 时序分析 . 17 3.2.1 公共时钟同步的时序分析 17 3.2.2 源同步的时序分析 22 3.3 案例 . 24 第 4 章 布局与布线 29 4.1 PCB 的叠层(stackup)和阻抗 29 4.2 互联通路拓扑 30 4.3 SDRAM 的布局布线 32 4.4 DDR 的布局布线. 33 4.4.1 布局时应注意 35 4.4.2 布线时应注意 35 4.4.3 布线要点 37 4.6 供电 . 38 结 束 语 40 参考文献. 41 致 谢. 42 附录 数据线同组同层 43 I DDR 的 PCB
3、设计 摘要:摘要:随着微电子技术和计算机技术的不断发展,DDR 双通道同步动态随机 存储器在通信系统中的应用越来越显得重要,而随着电子产品的集成化,对 DDR 在 PCB 中的设计要求也越来越高。为了更好的能理解 DDR,本文还与 SDRAM 一并做了介绍与设计。 本设计为基于 DDR 双通道同步动态随机存储器的 PCB 设计。 本文主要介 绍了在对 DDR 的 PCB 设计时,所面临的信号完整性。详尽的阐述了影响信号 完整性的反射、 串扰和信号完整性中的时序分析的相关理论并提出了减小反射 和串扰得有效措施。对布线与布局的一些注意事项及要点也做了详细的叙述。 关键字:关键字:反射;SDRAM;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 DDR PCB 设计
