课程设计---VHDL秒表计时器

《课程设计---VHDL秒表计时器》由会员分享，可在线阅读，更多相关《课程设计---VHDL秒表计时器（23页珍藏版）》请在毕设资料网上搜索。

1、 设设 计计 报报 告告 课程名称课程名称 在系统编程技术在系统编程技术 设计题目设计题目 VHDL 秒表计时器秒表计时器 数字秒表的设计 1 目录目录 1 引言 2 1.1 课程设计的目的 . 2 1.2 课程设计的内容 . 2 2 EDA、VHDL 简介 2 2.1 EDA 技术 . 2 2.2 硬件描述语言VHDL 3 3 设计过程 . 4 3.1 设计规划 . 5 3.2 各模块的原理及其程序 5 3.2.1 控制模块 . 5 3.2.2 时基分频模块 . 6 3.2.3 计时模块 . 7 3.2.4 显示模块 . 8 4 系统仿真 . 9 结束语 13 致谢 14 参考文献 15 附

2、录 16 数字秒表的设计 2 1 1 引言引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应 用的发展。 它在人们日常生活已逐渐崭露头角。 大多数电子产品多是由计算机电路组成， 如：手机、mp3 等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家 用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于 计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当 一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们 对时间精确度达到了几纳秒级别。 1.1 课程设计的目的课程设计的目的 本次设计

3、的目的就是在掌握EDA实验开发系统的初步使用基础上， 了解EDA技术， 对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟 脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数 字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决 计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达 到课程设计的目标。 1.2 课程设计的内容课程设计的内容 利用 VHDL 语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0 秒59 分 59.99 秒范围进行计时，显示最长时间是 59 分 59 秒

4、。计时精度达到 10ms。 设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零， 并做好下一次计时的准备。 2 EDA、VHDL 简介简介 2.1 EDA 技术技术 EDA 是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术 的最新成果而开发出的电子CAD通用软件包， 它根据硬件描述语言HDL完成的设计文件， 自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目 标芯片的适配编译、逻辑映射和编程下载等工作。目前 EDA 主要辅助进行三个方面的设 数字秒表的设计 3 计工作：IC 设计、电子电路设计和 PCB 设计。没有 EDA 技术的支持，想要完成超大规模 集成电路的设计制造是不可想象的；反过来，生产制造技术的不断进步又必将对 EDA 技 术提出新的要求。 2.2 硬件描述语言硬件描述语言VHDL VHDL 的简介的简介 VHDL 语言是一种用于电路设计的高级语言。它在 80 年代的后期出现。